第三章研究背景.PDF

第三章 研究背景 在本章 ，我們將介紹 Baugh-Wooley 乘法演算法 、陣列乘法器與 Wallace 乘法器以及 Dadda 乘法器之比較分析、以及用於乘法器的 Brent-Kung加 法器。然後綜合以上的作法，產生管線正負號 Dadda 乘法器。 3.1 Baugh-Wooley 乘法演算法 DSP的乘法器通常都是正負號(signed) 乘法，因為 DSP的係數 有正值跟負值 。Baugh-Wooley演算法是最常使用的正負號乘法[22] ， 它是用 2的補數代表正負號。以下將介紹 Baugh-Wooley演算法的運 算方式。 圖 21為 8 × 8 bit 無正負號(unsigned)乘法。其中 X 為被乘數 ， 共有 X0 、X1 、…… 、X7 8個 bits 。Y 為乘數 ，共有 Y0 、Y1 、……、 Y7 8個 bit 。S 為部分乘積(partial product) ，Si,j＝ Xi AND Yj， 共有 8×8＝64個部分乘積 。P 為將部分乘積相加而得到的乘積 ，共有 P0、P1、……、P15 16個 bit，其中 P15 為 P14的進位(carry)。 圖 22為 8 × 8 bit Baugh-Wooley 正負號乘法 ，其中 NSi,j＝NOT (Xi AND Yj)。與 8×8 bit 無正負號乘法比較，Baugh -Wooley演算 - 37 - 法僅需要將 S7,0 、S7,1 、…… 、S7,6 以及S0,7 、S1,7、…… 、S6,7 共 14個部分乘積做反向 ，並且在 P8 列的位置加一 即，可將無正負號 乘法變成正負號乘法，須注意 P15 為 P14的進位值做反向。 Baugh-Wooley演算法大幅降低正負號延長 (signed extension) 造成的功率消耗，因此是使用相當普遍的正負號乘法演算法。 圖 21 8 × 8 bit 無正負號(unsigned)乘法 圖 22 8 × 8 bit Baugh-Wooley 正負號(signed)乘法 - 38 - 3.2 各種乘法器之架構 在這一節我們將分別介紹陣列(array)乘法器 、Wallace 乘法器 與 Dadda 乘法器，以及比較三者的優缺點。 3.2.1陣列(array)乘法器 陣列乘法器為使用相當普遍的乘法器 ，它的加法器的排列較有 規 則性 ，但是速度卻較慢 。圖 23為 8 × 8 bit陣列 乘法器的總和圖解。 ╳代表一個半加器(half adder) ，╱ 代表一個全加器(full adder)。 假設半加器的 2個輸入為 A、B則輸出為和(sum) ， S 與進位(carry) C，其邏輯等式為 S＝A♁B C＝AB 全加器比半加器多了一個輸入 ，假設全 加器的 3個輸入為 A 、B、 Cin，則輸出為和 S 與進位 C，其邏輯等式為 S＝A♁B♁Cin (9) C＝AB＋BCin＋ACin (10) ╳線右上角的點代表加法器的和 S ，左下角的點代表加法器的進 位 C ，╱線亦同。 圖 23最 上層是部分乘積 ，共有 8 × 8＝64個部分乘積 。Stage 1 - 39 - 是第一階層加法