应用于CMOS图像传感器的高速列级ADCAHigh-speed-NSFC.PDF

应用于CMOS 图像传感器的高速列级ADC 李静，姚素英，聂凯明，徐江涛 （天津大学电子信息工程学院，天津300072 ） 摘要：本文提出一种应用于 CMOS 图像传感器中的高速列级模数转换器。 采用单斜ADC 和TDC(time to digital converter)结合的方法，先将模拟电压信号 转换为成比例的时间段，再通过TDC 量化为相应的数字码，其转换时间主要取 于TDC 的量化范围，解决传统列级单斜ADC 转换速率低的问题。设计采用0.18 μm CMOS 工艺，Spectre 仿真表明：在模拟电路3.3 V，数字电路1.8 V 的供电电 压下，ADC 的信噪失真比(SNDR)达到51.2 dB ，整体功耗为1.76 mW ，列级电路 功耗为236.38 μW，采样频率为1 MSPS ，输入信号范围为1.6 V，满足CMOS 图 像传感器系统的应用要求。 关键词：模数转换器；时间到数字转换器；游标卡尺延迟线 A High-speed Column-parallel ADC for CMOS Image Sensors Li Jing, Yao Suying, Nie Kaiming, Xu Jiangtao (School of Electronic and Information Engineering, Tianjin University, Tianjin 300072, China) Abstract ：This paper presents a high-speed column-parallel analog to digital converter with time to digital converter to overcome the long conversion time problem in conventional column-parallel single slope ADC for CMOS image sensors. The main principle is to get the time interval which is proportional to the input signal. Then the time interval is digitized by TDC. Through Spectre simulation, the 10-bit ADC designed in 0.18 μm CMOS process achieves 1 μs conversion time, 1.6 V input signal range and the SNDR of 51.2 dB. The total power consumption of the proposed ADC is 1.76 mW including 236.38 μW power consumption per column. Keywords: ADC; time to digital converter; vernier delay line 近年来，随着 CMOS 工艺技术能力的提高和图像处理技术的不断成熟， CMOS 图像传感器技术得到飞速发展。对于CMOS 图像传感器，未来的发展趋 势是缩小像素面积和扩大像素阵列。着眼于大的像素阵列和快速的成像应用，需 要模数转换器(ADC)具有较高的采样频率和较小芯片面积。采用的列并行ADC ， 同时对多数据源并行处理，增强了数据吞吐量,列并行 ADC 的扩展性很强，利 于CMOS 图像传感器向大像素阵列扩展。当前应用于CMOS 图像传感器的列并 行ADC 架构主要是逐次逼近ADC (SAR ADC) [1] 、Cyclic ADC[2]和单斜ADC (SS ADC) [3] 。SAR ADC 和Cyclic ADC 不适用于大像素阵列CMOS 图像传感器。因 为每个列级SAR ADC 需要一个DAC ，芯片面积较大。Cyclic ADC 硅片面积小 并具有高的转换速率，但因其每个列级电路中包含一个高速运放放大器，增加了 芯片功耗。SS ADC 是