明天下午嵌入式系统幻灯片.pptxVIP

嵌入式硬件--1.嵌入式结构2.指令流水线3.信息字节存储4.硬件处理器5.硬件补充基础知识6.嵌入式操作系统7.嵌入式裸机状态下开发1.冯·诺依曼体系结构冯·诺依曼理论：数字计算机的数制采用二进制；计算机应该按照程序顺序执行。将数据与指令存储在同一存储器中，统一编址。 取指令和取数据都访问同一存储器，数据吞吐率低。 被大多数计算机采用 ARM7—冯·诺依曼体系存储器指令寄存器程序控制器指令0指令1指令2指令3指令4数据通道数据输出输入数据0CPU数据1数据2哈佛结构程序存储器与数据存储器分开，是两个相互独立的存储器，每个存储器独立编址，独立访问。设置了程序总线和数据总线，使数据的吞吐率提高了一倍。并行体系结构，取址和执行能完全重叠运行。适合于数字信号处理大多数DSP都是哈佛结构ARM9是哈佛结构（通过独立的数据cache和指令cache实现）程序存储器地址指令寄存器指令0控制器指令1指令指令2数据存储器地址数据通道输出输入数据0CPU数据1数据数据2取指令 3执行指令 3…取指令 1执行指令 1取指令 2执行指令 2取指令 1执行指令 1取指令 2执行指令 2取指令 3执行指令 32.流水线技术串行执行并行执行 流水线(Pipeline)技术：在程序执行时，多条指令重叠进行操作的一种准并行处理的实现技术 ——处理器可以同时为多条指令的不同部分进行工作，以提高处理器各部件的利用率，进而提高指令的执行速度。--ARM7的3级流水线ARM7的处理器使用简单的3级流水线，包括以下流水线级：（1）取指令（fetch）：从存储器装载一条指令。（2）译码（decode）：识别被执行的指令，并为下一个周期准备数据通路的控制信号。在这一级，指令占有译码逻辑，不占用数据通路。（3）执行（excute）：处理指令并将结果写回寄存器。当处理器执行简单的数据处理指令时，流水线使得平均每个时钟周期能完成1条指令。-- ADD SUB MOV AND ORR EOR CMP RSB3级流水线（最佳）周期 1 2 3 4 5 6 操作DecodeExecuteFetchFetchDecodeExecuteExecuteFetchDecodeExecuteFetchDecodeDecodeExecuteFetchFetchDecodeExecuteDecodeFetchFetch该例中用6个时钟周期执行了6条指令所有的操作都在寄存器中（单周期执行）指令周期数 (CPI) = 1--ARM9的5级流水线ARM9TDMI中使用了典型的5级流水线，包括以下流水线级：（1）取指令（fetch）：从存储器中取出指令，并将其放入指令流水线。（2）译码（decode）：指令被译码，从寄存器堆中读取寄存器操作数。在寄存器堆中有3个操作数读端口，因此，大多数ARM指令能在1个周期内读取其操作数。（3）执行（execute）：将其中1个操作数移位，并在ALU中产生结果。如果指令是Load或Store指令，则在ALU中计算存储器的地址。算术逻辑单元(arithmetic and logic unit)?（4）缓冲/数据（buffer/data）：如果需要则访问数据存储器，否则ALU只是简单地缓冲1个时钟周期。（5）回写（write-back）：将指令的结果回写到寄存器堆，包括任何从寄存器读出的数据。--3.ARM的基本数据类型ARM采用的是32位架构，基本数据类型有以下3种：? Byte：字节，8bit。? Halfword：半字，16bit（半字必须2字节边界对齐）? Word：字，32bit（字必须于4字节边界对齐）。ARM存储器数据组织结构：长度为1个字的数据项占用一组4字节的位置，该位置开始于4的倍数的地址（地址最末两位为00）半字数据占有两个字节的位置，该位置开始于偶数字节地址（地址最末一位为0）。--信息存储的字节顺序多字节类型的数据，在存储器中有两种存放方法：大端格式(big-endian)——字数据的高字节存储在低地址中，而字数据的低字节则存放在高地址中小端格式(little-endian)：——与大端存储格式相反，低地址中存放的是字数据的低字节，高地址存放的是字数据的高字节--字节顺序会涉及到的问题--可移植性问题当在不同存储顺序的微处理器间进行程序移植时，要特别注意存储模式的影响。把从软件得到的二进制数据写成一般的数据格式往往会涉及到存储顺序的问题通信中的存储顺序问题在网络通信中，Internet协议（即IP协议）定义了标准的网络字节顺序。该字节顺序被用于所有设计使用在IP协议上的数据包、高级协议和文件格式很多网络设备也存在存储顺序问题即字节中的位采用大端法或小端法发送。这取决于OSI模型最底层的数据链路层。大端的数据存放格式最