或记暂记集成电路设计-电路与系统专业论文.docxVIP

郑州大学硕士学位论文 郑州大学硕士学位论文 摘要 2005年5月 摘要 近一、二十年，电子工程师们在增加IC的密度和规模上投入了了大量 的精力，相比之下，被数字芯片广泛使用的基本记忆单元电路的结构优化问 题则较少受到关注。1998年，f3】提出了“或记论”的概念，作者在或记理论 体系的指导下，设计出大大简化和大大优化的一门型或记集成电路。诸如只 用一个通用或记门就可以分别构成--fl RS触发器、--I1单稳电路、一门施 密特电路、具有8种振荡功能的一门万能振荡器、--I1异或门、--I1半加器 等等。这无疑是有巨大吸引力的。本文目的是为《或记论》设计一款全定制 的专用教学实验性芯片，芯片的名字暂定为zc02。 课题所做的工作首先是对传统的单稳态电路作了深入的研究和解析，接 着把传统的单稳态电路与暂记电路作了一定的对比，并将暂记电路的“定时 三要素”原理推广至集成化分频电路，从而设计出可长延时的定时分频电路。 最后结合电路利用TANNER制版软件设计出芯片的完整版图，并通过了版图验 证。 另外，本文对于几种常用的Ic制版工具进行了比较，并对MOS在仿真 中的不同模型进行了探讨 关键词：集成电路，或记，MOs，单稳态 Ⅱ 郑州大学硕士学位论文 郑州大学硕士学位论文 Abstract 2005年5月 Abstract Technicians have been contributing great effort to increase the density and the scale ofIC chips during the last twenty years．As compared to this effort less attention was paid to investigate the structure ofbasic memory unit greatly used in digital chips． In 1998，a new concept or-memory gate【1】is proposed．Under the direction of this system ofthe theory,the author has designed great deal ofintegrate circuits based gate with a extreme performance，such as R-S flip—flop、monostabtle circuits、 schmitt trigger、multifunctional astable circuits with eight kinds of function、xor circuits、half adder and SO on．It is attractive with no doubt．The purpose ofthis paper is designing custom IC for or-memory theory which is used in instruction and experimentation and is named ZC02 temporarily． The work involved in this paper is studying and analysing the conventional monostable circuit firsly．Secondly，it make compare between conventional monostable circuit and temporal memory circuit．Thirdly,with the use of‘delay time is closely realated to the voltage”，It designed new monostable cicuits．At last，it make completion on layout and layout verification in IC witll the help ofthe soft ofTanner Fut恤ermore，We compare and contrast some EDA(Electronics Design Automation)software in IC．and explore the different model of MOS in the simulation． K昭words：intergre circuits，or-memory,MOS，monostable III 郑州大学硕士学位论文 郑州大学硕士学位论文 郑重声明 2005年5月 郑重声 明