quartus,ii,原理图输入法设计实验报告.docxVIP

quartus,ii,原理图输入法设计实验报告 　　数字电路与逻辑设计实验　　实验名称：QuartusII原理图输入法设计　　班级：　　实验目的：　　1、熟悉用QuartusII原理图输入法进行电路设计和仿真；　　2、掌握QuartusII图形模块的生成与调用；3、熟悉实验板的使用。一、实验所用仪器与元器件：　　1、计算机2、直流稳压电源　　3、数字系统与逻辑设计实验开发板二、实验内容：　　1、用逻辑门设计实现一个半加器，仿真验证其功能，并生　　成新的半加器图形模块单元。　　2、用实验内容1中生成的半加器模块和逻辑门设计实现　　一(转载于:写论文网:quartus,ii,原理图输入法设计实验报告)个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。　　3、用3线-8线译码器和逻辑门设计实现函数　　F?CBA?　　CB?A　　C?BACBA,仿真验证其功能，并下载到实验　　板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。　　三、设计思路与过程：　　1、半加器的实现：　　半加器是能够实现两个1位二进制数码相加求得和数及向高位进位的逻辑电路。设被加数和加数用变量A、B表示，求得的和、向高位进位用变量S、C表示，则可得如下真值表：　　由真值表可以写出S、C的函数表达式：　　S?A?B　　C?AB　　所以半加器用一异或门和与门即可实现。2、全加器的实现全加器是实现两个1位二进制数及低位来的进位相加，求得和数及向高位进位的逻辑电路。　　在该全加器中，A1、B1分别表示输入的被加数、加数、C_1表示低位来的进位，S1、C1分别表示本位和、高位的进位。可得该电路的真值表：　　由真得　　S1、C1的卡诺图为　　S1=A1B1C_1+A1B1C_1?A1B1C_1?A1B1C_1=A1?B1?C_1　　同理可得C1?(A1?B1)C_1?A1B1　　3、利用3线-8线译码器和逻辑门设计实现函数　　F?CBA?CBA?CBA?CBA　　3线-8线译码器的符号如右图所示。　　此3线-8线译码器的工作原理如下：　　输入为3位二进制数A、B、C，由高到低，输出有八个，从Y0~Y7且每个输出是输入量所对应的最小项，是高电平译码，其中G2A、G2B是使能输入端，可用于该译码器的功能扩展，当两个都为0时，译码器才能正常工作，否则译码器不实现译码，输出全为0.从译码器输出的项，可得F所以再加一个或门。四、实验原理图：　　1、半加器逻辑实现原理图：　　S?A?BC?AB　　?CBA?CBA?CBA?CBA　　AB　　其封装后的逻辑符号如下图：　　北京邮电大学　　数字电路与逻辑设计实验　　实验报告　　实验名称：QuartusII原理图输入法设计与实现　　学院：　　班级：　　姓名：　　学号：　　任课老师：　　实验日期：　　成绩：　　一．实验名称和实验任务要求　　实验名称：QuartusII原理图输入法设计与实现　　实验目的：⑴熟悉用QuartusII原理图输入法进行电路设计和仿真。⑵掌握QuartusII图形模块单元的生成与调用；　　⑶熟悉实验板的使用。　　实验任务要求：⑴掌握QuartusII的基础上，利用QuartusII用逻辑　　门设计实现一个半加器，生成新的半加器图像模块。　　⑵利用已生成的半加器实现全加器，仿真验证其功能，并能下载到实　　验板上进行测试。　　⑶在一下三个实验内容中任选一个完成实验：用3线—8线译码器　　和逻辑门实现要求的函数；用D触发器　　设计一个4位可以自启动的环形计数器；用JK触　　发器设计一个8421码十进制计数器。　　二．设计思路和过程　　半加器的设计实现过程：⑴半加器的应有两个输入值，两个输出值。　　A表示加数，B表示被加数，S表示半加和，　　C表示向高位的进位。　　⑵由数字电路与逻辑设计理论知识可知：S=A⊕BC=AB　　⑶选择两个逻辑门：异或门和与门。A,B为　　异或门和与门的输入，S为异或门的输出，C　　为与门的输出。　　⑷利用QuartusII仿真实现其逻辑功能，并　　生成新的半加器图形模块单元。　　全加器的设计实现过程：⑴全加器可以由两个半加器和一个或门构成。　　全加器有三个输入值，两个输出值：????为加　　数，????为被加数，?????1为低位向高位的进位。　　⑵全加器的逻辑表达式为：　　S=????⊕????⊕?????1　　????=(????⊕????)?????1+????????　　⑶利用全加器的逻辑表达式和半加器的逻　　辑功能，实现全加器。　　选作实验：用3线—8线译码器和逻辑门设计实现