eda,计数器实验报告.docxVIP

eda,计数器实验报告 　　实验一模4计数器以及软硬件熟悉掌握　　一、实验目的　　熟悉掌握软硬件平台，并且用逻辑图设计模4计数器。　　二、实验内容　　1．参照逻辑图设计模4计数器。　　三、实验方法　　1）实验方法：　　采用基于FPGA进行数字逻辑电路设计的方法。　　采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是AlteraEPF10K20TI144_4的FPGA试验箱。　　2）实验步骤：　　1、建立新工程。打开QuartusII软件平台，点击File中得NewPeojectWizar的建立一个工程，为此工程建议一个目录文件，并为此工程及文件命名，命名的名字须与实体名一致。　　2、按照实验箱上FPGA的芯片名更改编程芯片的设置。操作是点击Assign/Device,选取芯片的类型，本次采用AlteraEPF10K20TI144_4。3，为此次工程选取合适的EDA工具以及采用的合适VHDL语言。本次实验采用DesignCompiler,ModelSim_Altrea,和Custom，分别采用EDIF形式，VHDL形式，和VHDL形式　　4.编写源代码。点击File中的New，选择弹出选项框内的DesignFile下的VHDLFile,创建一个vhd格式文件，并输入编写的源代码。　　4、编译与调试。确定源代码文件为当前工程文件，在保存后，点击Processing下的StartCompilation进行文件全编译。编译结果有错误或警告，则将要调试修改直至文件编译成功。　　5、时序仿真。选着在编译成功弹出的文件框CompilationReport_FlowSummary。于框内选择AnalyzerTiming文件下的summary，可看到时序　　仿真结果。　　4、波形仿真及验证。在编译成功后，点击File中的New，选择弹出选项框内的Verification/DeguggingFiles下的VertorWaveformFile开始设计波形。于波形框鼠标反键，点击“inse(转载于:写论文网:eda,计数器实验报告)rtthenode”,于弹出框内点击NodeFinder,按照程序所述插入enable，detain，dataout三个节点。任意设置enable，detain的输入波形…点击保存按钮保存，之后选择Processing下的StartCompilatio进行一次全编译，带编译成功后，点击　　图样按键，进行波形仿真。　　6、FPGA芯片编程及验证。点击Assignment中的pins进行节点设置，接着使用Processing下的StartCompilation编译一次。再点击TOOLS选择Programmer,之后在Hrardware中选择正确的合适的硬件，点击Start，进行下载。使用FPGA实验箱进行验证。　　7,设计逻辑图时，在quartusii界面的左上角小窗口切换至Files界面小窗口，反击刚才生成的vhd文件，点击Createsymbolfilesforcurrentfile，将会生成新的一个逻辑单元。　　或者使用逻辑图设计反法:　　8，在File下点击New中的BlockDiagram选项，进入逻辑图设计界面，在界面窗口反击，选择symbol，进行逻辑单元的选择，之后并为起命名，最后进行逻辑单元的连线。并编译，仿真。　　四、实验过程　　1、编译过程　　逻辑图：　　模4计数器：　　b)结果分析及结论　　在编译，调试过程很容易出现头文件为定义错误，应注意工程及文件命名，命名的名字最好与实体名一致，注意逻辑单元的摆放和连接；　　2、波形仿真　　波形仿真波形图　　1）功能仿真：　　2）时序仿真：　　c)结果分析及结论　　波形仿真应注意波的时间周期最好不要太短，最好是一般芯片的运行周期的倍数。功能仿真需要制定功能网格。　　3、时序分析　　a)时序分析过程　　在QuartusII的第一次对源代码全编译StartCompilatio时即可完成。b)时序分析图　　4、Programming芯片编程　　a)芯片编程过程　　点击Assignment中的pins进行节点设置，接着使用Processing下的　　实验二两位十六进制计数器　　一、实验目的　　1、继续熟悉Quartus环境　　2、熟练掌握VHDL语言设计流程　　3、了解Verilog语言的基本使用　　4、熟悉DE2开发板上的时钟信号就LED显示器的使用　　二、实验任务　　1、完成第三章最后的实例，用7段数码管显示两位16进制数，clk输入用　　FPGA上的50M信号　　2、用VerilogHDL实现SW输入4位二进制数，用7段数码管按十进制显示　　输出同时用