CPLD-FPGAppt课件(第3章)好东西.pptVIP

CPLD/FPGA的开发与应用;第3章 硬件描述语言VHDL程序结构 ; VHDL程序基本结构; VHDL的基本设计单元; 设 计 实 体;; 端口说明的一般格式为： PORT（端口名{，端口名}：端口模式 数据类型； . . . 端口名{，端口名}：端口模式 数据类型）；;设计实体端口模式说明; 端口模式（MODE）; 实体(ENTITY)与电路图设计中的电路元件符号(Symbol) 相对应。 Symbol规定了电路元件的符号名、接口关系和数据类型，而ENTITY也具有同样的功能。 ; ENTITIE与SYMBOL对应关系;ENTITIE与SYMBOL对应关系举例 ; 　 　  构造体(ARCHITECTURE)说明语句的一般格式为： ARCHITECTURE 构造体名 OF 实体名 IS [构造体说明部分] BEGIN [并行处理语句段]； END 构造体名； ; 构造体（Architecture）; 构 造 体; 功能说明语句是构造体描述的主体，采用并行语句(并行赋值语句、元件例化语句、进程语句等)来描述，有行为功能描述、 数据流描述和结构描述三种设计描述方式（或称三种设计描述风格）。;结构描述风格;行为、数据流描述风格; 行为描述模型; 结构描述模型; 　Process (a, b, c, d, sel) 　begin 　case (sel) is 　when “00” = mux_out = a; 　when “01” = mux_out = b; 　when “10” = mux_out = c; 　when “11” = mux_out = d; 　end case;; 实体和构造体之间的关系;库（library）; std库/ieee库中的程序包;库说明语句;包集合（package）; ?配置语句的一般格式： CONFIGURATION configuration_name OF ENTITY_name IS FOR architecture_name END FOR; END configuration_name; ;General VHDL Format;mux21a实体 mux21a结构体 ;程序包;程序包;多路选择器的时序仿真波形 ; VHDL代码编写； 2. 综合成门级网表； 3. 功能仿真； 4. 布局/布线至ＣPLD/FPGA中； 5. 时序仿真； 6. 下载。; 由VHDL程序综合为实用电路; 第３章 习题 VHDL程序由哪几部分组成？试画出其结构示意图。 什么是设计的实体？其功能作用? 设计实体有哪几种端口模式？端口说明语句的一般格式？ 什么是设计的构造体？简述其功能作用与结构组成。 设计实体中的库有哪几类？其作用是什么？如何调用库资源？ 参考举例，设计一个4选1多路选择器。 ;——交通管理系统设计;信号灯控制时序;交通管理系统电路原理图;library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity rglight_cotrl is port(clk:in std_logic; timh,timl:out std_logic_vector(3 downto 0); r,g,y:out std_logic); end rglight_cotrl; architecture rtl of rglight_cotrl is type rgy is (red,green,yellow); begin process(clk) variable a:std_logic; variable state:rgy; variable th,tl:std_logic_vector(3 downto 0); begin if clkevent and clk=1 then case state is;