西安电子科技大学硬件描述语言 Verilog HDL数字逻辑电路设计.pdfVIP

硬件描述语言 ——Verilog HDL数字逻辑电路设计 微电子学院 9/5/2018 MICROELECTRONICS SCHOOL OF XIDIAN UNIVERSITY 1  综合  组合电路设计  时序电路设计  有限状态机  Verilog HDL设计风格 MICROELECTRONICS SCHOOL OF XIDIAN UNIVERSITY 2 一. 综合就其实质而言是设计流程中的一个阶段，它在标 准单元库和特定的设计约束的基础上．把设计的高层次描 述转换成优化的门级网表的过程。 Verilog 描述（行 综合 门级网表