安徽工业大学计算机科学与技术学院数字逻辑课件 第14讲.ppt

第 14 讲 课时授课计划 课 程 内 容 Digital Logic Circuit 第14讲 同步时序电路分析 Anhui University of Technology 安徽工业大学计算机学院 内容： 时序电路概述 同步时序逻辑电路的分析方法 目的与要求： 1.掌握时序电路的概念、电路构成与组合电路的区别、分类 2.掌握同步时序电路的分析方法（通过举例说明） 3.了解异步时序逻辑电路的分析方法 重点与难点： 1. 同步时序电路的分析方法 2. 从状态方程填状态转换真值表的方法。 3. 基本概念正确掌握：时序电路、同步、异步、现态、次态驱动方程、状态方程、状态转换真值表、状态图、时序图、自启动 课堂讨论： 现态和次态的时间分割点？ 复习（提问）： 1. 触发器的逻辑功能的表示方法有哪些？相互转换？ 2. JK 触发器和D 触发器的特性方程 时序电路的结构与类型 时序电路的一般模型结构 时序电路的输出不仅取决于电路当时的输入，还与电路过去的输入有关，也就是说时序电路的内部必然有记忆元件，用来存储（记忆）与过去输入信号有关的信息或电路过去的输出状态。 由于Y表示电路的输出信号，所以称式为电路的输出方程； W表示存储电路的输入（驱动/内部输出）信号，称式为存储电路的驱动方程，或激励方程； 而Q是存储电路的输出信号，表示了存储电路的状态（或称内部输入），因此将式称为存储电路的状态方程。 时序电路分类 1.按状态发生变化的原因分—同步、异步 同步时序逻辑电路结构 异步时序逻辑电路结构 同步时序逻辑电路是指存储电路状态的变化靠一个时钟脉冲同步更新，即电路在统一时钟控制下同步改变状态。在两个时钟脉冲之间，即使输入信号变化 ，电路状态也不会改变。 异步时序逻辑电路中的存储电路有的有时钟脉冲作用，有的没有时钟脉冲作用，即使有时钟脉冲作用的存储电路，其状态的更新也不是同步进行的 。输入信号将直接引起状态改变。 2.按输入信号的特性分—脉冲输入、电平输入 脉冲输入和电平输入 3.按输出的特性分—Mealy型、Moore型 次态 逻辑 状态 存储器 时钟 输入 输出 逻辑 激励 现态 输入 CP 输出 输出 逻辑 次态 逻辑 状态 存储器 时钟 输入 激励 现态 输入 CP 输出 Mealy型电路输出与现态和输入有关。 Moore型电路输出仅与现态有关。 时序电路的描述方法 次态并不是组合逻辑中的实际状况，而是状态变量将要变成的但还没有变成的电路状态。一旦完成了变化，则次态转化为新的现态，同时还要产生新的次态。 1.次态方程：次态与现态及输入的关系。 2.次态真值表：次态方程的真值表形式。 3.次态卡诺图：次态方程的卡诺图形式。 4.状态转移表（状态表）：次态与现态及输入之间关系的表格形式。表的行数=电路的状态数；列数=输入信号组合（输入状态）数；单元格中填写相应于现态及输入的次态。。 Mealy型电路状态表格式 读法： 处于状态Q的时序电路，当输入为X时，输出为Z，在时钟脉冲作用下，电路进入次态Q n+1。 读表（图）次序： 现态→输入→输出→次态 Moore型电路状态表格式 读法： 当时序电路处于状态Q时，输出为Z。若输入为X，在时钟脉冲作用下，电路进入次态Q n+1。 读表（图）次序： 现态→输出→输入→次态 5.状态图：状态表的图形表示。一个圆圈表示一个状态；状态间的连线表示转换；指向状态的箭头表示转换方向；引起转换的信号条件用逻辑表达式或输入组合标明在有向线段的旁边。 Q Q n+1 X/Z Mealy型电路状态图 Q/Z Q n+1/Z X Moore型电路状态图 演示1 演示2 假定下列Moore型电路的初始状态为B ，输入序列为 X其状态转移序列和输出响应序列为： 假定下列Mealy型电路的初始状态为A，输入序列为 X其状态转移序列和输出响应序列为： 时序电路分析的方法 根据给定的电路，写出其方程，列出状态转移真值表，画出状态转移图和时序图，然后分析出它的功能。 同步时序逻辑电路分析 同步时序逻辑电路中，所有触发器都由同一个时钟脉冲信号CP来触发，都对应相同的电平或边沿状态更新。所以，可以不考虑时钟条件。 1.基本分析步骤 1）写方程式 （1）输出方程：时序逻辑电路的输出逻辑表达式，通常为现态的函数。 （