东北财经大学计算机原理课件 组合逻辑控制器.ppt

* 组合逻辑线路 N 指令译码器 指令寄存器 T1 时钟周期 T2 … 停止 启动 时钟 复位 1 / k 译码器 模 k 时序计数器 … 结果反馈信息 B1 Bt Im … I1 微操作控制信号 C1 Cn … … T1 T2 Tk 组合逻辑控制器结构框图 内存储器 M AR DR PC AC IR ALU C2 组合逻辑 控制器 C0 (ADD) C1 (AND) C2 (COM) AC=0 地址寄存器 数据缓冲寄存器 指令寄存器 程序计数器 C5 C4(WE) C6 C7 C8 C9 C10 AC=0 C3(RD) 状态条件寄存器 C11 C0 C1 C11 … 简单CPU结构 （AC →AC）；累加器取反 COM 如果AC=0 则（x）→PC；条件转移 JMPZ x （x） → PC JMP x （AC）^（x） → AC AND x （AC）+（x） → AC ADD x （AC） → x STA x （x）→ AC LDA x 操作描述与说明 指令助记符 启动 PC→AR 指令译码 RD M PC+1 → PC，DR(OP)→IR RD M DR→AC DR(ADR)→AR DR(ADR)→AR DR(ADR)→AR DR(ADR)→PC DR(ADR)→AR AC→ DR WE M RD M RD M AC+DR→AC AC^DR→AC DR(ADR)→PC AC=0? AC→AC 取指周期 执行周期 Y N LDA STA ADD AND JMP JMPZ COM DR(OP)——DR的操作码字段 DR(ADR)——DR的地址字段 7条指令的CPU操作流程 DR(OP)→IR PC→AR PC+1 →PC DR(ADR) →PC DR(ADR) → AR DR→ AC 被控制的操作 C11 C10 C9 C8 C7 C6 控制信号 AC→DR C5 DR→M(AR),(WEM) C4 M(AR) →DR(RDM) C3 AC → AC C2 AC^DR → AC C1 AC+DR→ AC C0 被控制的操作 控制信号 模8时序计数器与译码器 IR 指令译码器 组合逻辑网络N 简单CPU的组合逻辑控制器结构 T1 T2 T8 T3 T4 T5 T6 T7 … LDA STA ADD AND JMP JMPZ COM CZ AC=0 C0 C11 C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 启动 复位 停止 时钟 启动 PC→AR 指令译码 RD M PC+1 → PC，DR(OP)→IR RD M DR→AC DR(ADR)→AR DR(ADR)→PC DR(ADR)→AR AC→ DR WE M DR(ADR)→AR RD M AC+DR→AC DR(ADR)→AR RD M AC^DR→AC DR(ADR)→PC AC=0? AC→AC 取指周期 执行周期 Y N LDA STA ADD AND JMP JMPZ COM DR(OP)——DR的操作码字段 DR(ADR)——DR的地址字段 7条指令的CPU操作流程 C0 C11 C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C3 C7 C7 C7 C3 C3 C8 T1 T2 T8 T3 T4 T5 T6 T7 C0 = T8 · ADD C3 = T2+ T3 + (T6 + T7 )(LDA+ADD+AND) C4 = (T7+ T8)STA C1 = T8 · AND C2 = T5 · COM C5 = T6 · STA C6 = T8 ·LDA C7 = T5 (LDA+STA+ADD+AND) C8 = T5 (JMP+JMPZ) C9 = T4 C10 = T1 C11 = T4 T5 T5 T5 T5 T5 T5 T6 T6 T6 T7 T7 T7 T8 T8 T8 T1 T2 T8 T3 T4 T5 T6 T7 时序计数器 启动 PC→AR 指令译码 RD M PC+1 → PC，DR(OP)→IR RD M DR→AC DR(ADR)→AR DR(ADR)→AR DR(ADR)→AR DR(ADR)→PC DR(ADR)→AR AC→ DR WE M RD M RD M AC+DR→AC AC^DR→AC DR(ADR)→PC AC=0? AC→AC 取指周期 执行周期 Y N LDA STA ADD AND JMP JMPZ COM DR(OP)——DR的操作码字段 DR(ADR)——DR的地址字段 7条指令的CPU操作流程 C0 C11 C