《数字逻辑实验报告》.docVIP

- PAGE 17 - 实验项目列表 序号 实验项目名称 成绩 指导教师 1 组合逻辑电路的设计 颜德强 2 译码器和数据选择器 颜德强 3 竞争冒险 颜德强 4 集成触发器RS、JK、T、D 颜德强 5 集成计数器 颜德强 6 7 8 福建农林大学计算机与信息学院实验报告 系：计算机信息与科学学院 专业：计算机科学与技术 年级：XX 姓名： XX 学号：XX 实验课程：组合逻辑电路的设计 实验室号：___XX实验楼404_ 实验设备号： 22 实验时间： 12.19 指导教师签字： 成绩： 实验1 组合逻辑电路的设计 一、实验目的 1. 掌握组合逻辑电路的设计图 1 图 1-1 组合逻辑电路的设计流程 2. 学会用基本门电路实现组合逻辑电路。 二、实验仪器与器件 1. 数字电路实验箱 1个 2. 示波器 1台 3. 集成电路 输入四与非门 74LS00 2片 输入四或门 74LS32 1片 反向器 74LS04 1片 万用表 1只 三、实验原理 组合逻辑电路的设计流程如图 1-1 所示。先根据实际的逻辑问题进行逻辑抽象，定义逻辑状态的含义，再按照要求给出事件的因果关系列出真值表。然后用代数法或卡诺图化简，求出最简的逻辑表达式。并按照给定的逻辑门电路实现简化后的逻辑表达式，画出逻辑电路图。最后验证逻辑功能。 四、实验内容及步骤 1、设计一个半加器，其输入为Ａ、Ｂ 为两个加数，输出为半加和Ｓ 及进位Ｃ。 根据要求用小规模集成器件与非门设计出最简的逻辑电路。并用 TTL 与非门组成上面的逻辑电路。输入接逻辑开关，输出接逻辑电平显示端口，验证其逻辑功能。 要求：在下面空白区域写出半加器的真值表、逻辑函数表达式、逻辑函数的最简式，做逻辑函数得变换，画出逻辑电路图，并记录实验数据。 输入 输出 A B S CO 0 O 0 0 0 1 1 0 1 0 1 0 1 1 0 1 2、设计一个密码锁，锁上有三个按键Ａ、Ｂ、Ｃ，当两个或两个以上的按键同时按下时，锁能被打开。用逻辑电平显示灯亮来替代锁，当符合上述条件时，将使逻辑电平显示灯亮，否则灯灭。 根据要求设计出最简的逻辑电路。并用TTL 与非门电路组成上面的逻辑电路。输入接逻辑开关，输出接逻辑电平显示端口，验证其逻辑功能。 要求：在下面空白区域写出密码锁的真值表、逻辑函数表达式、逻辑函数的最简式，做逻辑函数得变换，画出逻辑电路图，并记录实验数据。 输入 输出 A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 3、设Ｓ0 和Ｓ1 是数据选择器的控制端，Ｄ0、Ｄ1、Ｄ2 是数据输入端，Ｆ为输出端，试设计一个具有表 1-1 功能的数据选择器。并用给出的门电路实现该逻辑电路。 (1) 数据输入端Ｄ0、Ｄ1 、Ｄ2 和控制端Ｓ0、Ｓ1 分别接逻辑开关，输出接逻辑电平显示端口。改变控制端和数据端的逻辑电平，记录Ｆ的逻辑状态。验证其是否满足表 1-1 的逻辑功能。 (2) Ｄ2 接一个1kHz的脉冲信号，Ｄ0、Ｄ1 为低电平，改变控制端的逻辑电平，用示波器观察并记录 Ｆ 端的波形。 要求：在下面空白区域写出数据选择器的逻辑函数表达式、逻辑函数的最简式，做逻辑函数得变换，画出逻辑电路图，并记录实验数据。 五、实验数据处理与分析、并总结组合逻辑电路的设计方法。 组合逻辑电路的设计方法： （1）由逻辑图写出输出端的逻辑表达式； ?（2）出真值表；?（3）根据对真值表进行分析，确定电路功能。 图2、1 组合逻辑电路设计方框图 组合逻辑电路是最常见的逻辑电路，其特点是电路的输出仅与该时刻输入的逻辑值有关，而与电路曾输入过什么逻辑值无关。组合逻辑电路中没有反馈回路, 没有记忆功能。 组合逻辑电路的分析较简单，目的是由逻辑图求出对应的真值表。组合逻辑电路的设 计是分析的逆过程，目的是由给定的任务列出真值表，直至画出逻辑图。 竞争和险象是实际工作中经常遇到的重要问题，它们是由器件的延时造成的。组合逻辑电路的险象是过渡性的，不会影响稳定值的正确性。 六、质疑、建议、问题讨论 通过此次试验初步掌握组合逻辑电路的设计方法。学会用基本门电路实现组合逻辑电路。 福建农林大学计算机与信息学院实验报告 系：计算机科学与技术 专业： 计算机科学与技术 年级：XX 姓名：XX 学号： XX