第三节组合逻辑电路.pptVIP

第三章 组合逻辑电路 3.1 组合逻辑电路的分析与设计 组合逻辑电路的特点 电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。 组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。 一、组合逻辑电路的分析方法 分析过程一般包含以下几个步骤： 二. 组合逻辑电路的设计方法 设计过程的基本步骤： 例3.1.3：设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警） 和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出， 在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应 首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上 述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含 4个2输入端与非门）实现 （3）根据要求，将上式转换为与非表达式： 例3.1.4：设计一个将余3码变换成8421码的组合逻辑电路。 解：（1）根据题目要求，列出真值表： （2）用卡诺图进行化简。（注意利用无关项） 逻辑表达式： （3）由逻辑表达式画出逻辑图。 （2）由真值表写出各输出的逻辑表达式为： （一）普通编码器 3位二进制编码器:8个输入端，3个输出端，常称为8线—3线编码器。 由真值表写出各输出的逻辑表达式为： 用门电路实现逻辑电路： （二）优先编码器——允许同时输入两个以上信号，并按优先级输出。 集成优先编码器举例——74148（8线-3线） 注意：该电路为反码输出。EI为使能输入端(低电平有效)，EO为使能输出端(高电平有效) ，GS为优先编码工作标志(低电平有效)。 四．编码器的应用 2．组成8421BCD 编码器 二. 译码器 译码器——将输入代码转换成特定的输出信号 例：2线—4线译码器 写出各输出函数表达式： 画出逻辑电路图： 集成译码器 2.8421BCD译码器74LS42 4线-10线译码器74LS42真值表 译码器的应用 1．译码器的扩展 用两片74138扩展为4线—16线译码器 2．实现组合逻辑电路 例3.2.1 试用译码器和门电路实现逻辑函数： 例3.2.2 已知某组合逻辑电路的真值表，试用译码器和门电路设计该逻辑电路。 解：写出各输出的最小项表达式，再转换成与非—与非形式: 与非—与非形式: 3．构成数据分配器 数据分配器——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。 用译码器设计一个“1线-8线”数据分配器 与非—与非形式: 3．构成数据分配器 数据分配器——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。 用译码器设计一个“1线-8线”数据分配器 四、数字显示译码器 数字显示器分类： 按显示方式分，有字型重叠式、点阵式、分段式等。 按发光物质分，有发光二极管(LED)式、荧光式、液晶显示等。 1．七段式LED显示器 LED显示器有两种结构： 2．七段显示译码器74LS48 7448是一种与共阴极数字显示器配合使用的集成译码器。 七段显示译码器74LS48的功能表 将BI/RBO和RBI配合使用，可以实现多位数显示时的“无效0消隐”功能。 集成数据选择器74LS151的真值表 数据选择器的应用 1．数据选择器的通道扩展 用两片74151组成 “16选1”数据选择器 2．实现组合逻辑函数 （1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。 例4.3.1 用8选1数据选择器74LS151实现逻辑函数： （2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。例4.3.2 试用4选1数据选择器实现逻辑函数： 解：将A、B接到地址输入端，C加到适当的数据输入端。 作出逻辑函数L的真值表，根据真值表画出连线图。 四、 数值比较器 数值比较器——比较两个位数相同的二进制数的大小 2．考虑低位比较结果的多位比较器 例：2位数值比较器 由真值表写出逻辑表达式： 由表达式画出逻辑图： 集成数值比较器及其应用 2．数值比较器的位数扩展 （1）串联方式 用2片7485组成8位二进制数比较器。 （2）并联方式 加法器 一、加法器的基本概念及工作原理 加法器——实现两个二进制数的加法运算 1．半加器——只能进行本位加数、被加数的加法运算而不考虑低位进位。 列出半加器的真值表： 如果想用与非门组成半加器，则将上式变换成与非形式： 画出用与非门组成的半加器。 2．全加器——能同时进行本位数和相邻低位的进位信号的加法运算。 由真值表直接写出逻辑表达式，再