第六章_多采样率数字信号处理.pptVIP

目 录 6.1 引言 6.2 问题的描述和定义 6.2 对下采样和上采样的分析 6.3 有理因子的采样变换 6.4 多采样信号处理 6.5 数字滤波器的多级实现 6.6 多采样率系统的高效实现 6.7 多采样率信号处理的应用 6.7.1 数模变换 6.7.2 多采样率信号处理在ADC中的应用 6.7.3 多采样率信号处理在数字接收机中的应用 信号处理过程可视为在两个数字序列时间的线性处理：需要重采样的输入序列x[n]和y[n], 他们的采样速率分别为Fx和Fy，如下图所示： 重采样的处理过程： 上采样，L 即整数倍提高采样频率； 下采样，D 即整数倍降低采样频率； 另外，还需要对信号做线性滤波来消除上采样和下采样处理映入的混叠。 两个基本问题： 抽取-下采样 内插-上采样 下采样定义 给定整数D,定义下采样算子S1/D，满足: y[n]= S1/Dx [n]=x[nD] 算子S1/D将信号的采样频率降低到原来的D分之一，通过选取D个采样值中的一个来实现。 上采样定义 给定整数L,定义下采样算子SL，满足: y[n]= SLx [n]= x[n/L] 如果为n/L整数 0 其他 算子SL将信号的采样频率提高L倍，通过增加零采样来实现。 时域描述—下采样 下采样过程： 时域描述—上采样 上采样过程： 频域描述 离散时间序列的抽样: 上采样： 2、基于整数因子L的内插 与抽取不同，按L的内插会在频率上产生镜像频率。但是，如前面的章节中的分析，所有的镜像都在[-π/L, π/L]范围之外，所以应在下采样之后对信号进行滤波，消除镜像频率。如图6-22所示。 3、有理因子为L/D的重采样 因为抽取将破坏原始信息，而内插不会，所以将抽取器放在最后实现，而先实现内插器。如图6-23所示。把用于滤除镜像频率和混叠的两个低通滤波器级联起来，它们均在相同的高采样率下工作，所以可将它们组合，从而构成一个滤波器。它们的带宽分别为π/L和π/D，因此合并后滤波器的带宽为两者间的最小者，即π/max(L,D)。 1、恒等互换 如果滤波器有着特殊的结构，那么可以推断上采样器（或下采样器）可以与滤波器交换位置而保持结果不变。这一点将导致恒等变换，如图6-31所示。滤波器要能够交换，其传输函数必须具有如下形式： 2、线性滤波器的多相分解 多路并行采集系统 多路并行采集系统应用现有的一些低速率采样设备来实现较高速的采样，也就是应用一些现有的ADC来实现高速采样系统，这样可以在单片ADC性能不高的情况下使系统整体性能有很大的改善，大大提高数据采集的速度和精度。 如为了实现上述1G采样点/s的抽样率，可以采用10片采样速率为100M采样点/s的ADC分时轮流对模拟信号进行采样，相邻两片ADC之间有一个时间的延迟。这样每片ADC的采样速率将为系统总采样速率的1/10，最后总的采样速率为1G采样点/s。 用这10个ADC来实现10x100M采样点/s= 1G采样点/s的信号数模转换的实现框图如下图所示。 多路时间交织的并行采集系统结构 图1中有M个同样的ADC子系统，它们按照并行的方式工作，每个子系统以MT为周期采集并数字化输入信号，即每个子系统的抽样率为1/MT。尽管所有的子系统用一个系统时钟来驱动，但是采样点在时间上交错排列的，即在时间上它们是交织在一起的，如子系统m+1的采样时刻落后于子系统m的采样时刻T秒（见图2）。在这些并行的采集与ADC后是复用序列，它以1/T的速率采集从A/D转换器中输出采样点。因此应用M个并行的子系统就可以有效地把抽样率从1/MT提高到1/T，从而实现了由低速ADC来采集高速数据点。 然而，在进行采样点的数据交织的过程中，由于时间不能精确匹配，所以将引入误差，引入的误差会影响系统的分辨率以及应用范围。 基于抽取和内插的ADC 乃奎斯特ADC在一个单独的采样间隔内完成准确的量化，而基于过抽样率的ADC一般是把输入端的过采样点粗略量化后，再经过数字域的抽取过程使之达到一个低的抽样率，在此低的抽样率上得到更加准确的对输入采样点的估计，这种估计所得到的结果和应用乃奎斯特转换器所得到的结果是一样的。 若不考虑量化影响，应用过采样的方法可以对混叠滤波器的设计带来好处。为了说明这一点，考虑典型的数字音频信号，信号通过一个乃奎斯特取样器，然后用两倍的过采样的方法来达到对信号的估计。在下面的讨论中，认