复杂可编程逻辑器件第2章节pld基础资料精.pdfVIP

第 二 章 可编程逻辑器件基础 中国矿大信电学院 编写：FHS 2.1 数字电路的基本组成 数字电路分为: 组合逻辑电路 时序逻辑电路两大类。 构成组合逻辑电路的基本电路元件是“与门” 电 路、 “或门” 电路和“非门” 电路。 任何组合逻辑电路都可表示为其所有输入信号 的最小项的和或者最大项的积的形式。 中国矿大信电学院 编写：FHS 2.1.1 组合逻辑电路的基本构成框图 图中X1～Xn是输入信号（也可称为输入变量）， Z1～Zm是输出信号，即输入信号的函数。其中： Z1=f1(X1、X2、～Xn) Z2=f2(X1、X2、～Xn) Zm=fm(X1、X2、～Xn) 中国矿大信电学院 编写：FHS 时序逻辑电路: 在组合逻辑电路的基础上，加上存储与反馈 （使用触发器作存储元件）而形成。 时序逻辑电路使用触发器作为存储元件。 触发器记忆电路的状态。 触发器的反馈输出＋原始输入信号通过逻辑 关系再决定电路的输出。 由于触发器也是用门电路实现的，所以门电 路(包括与门、或门、非门)是构成数字电路 的基本部件。 中国矿大信电学院 编写：FHS 2.1.2 时序逻辑电路的基本构成框图 图中：X1～Xn是时序逻辑电路的输入信号， Z1～Zm是时序逻辑电路的输出信号， Y1～Yr为内部输出（即存储电路的输入驱动信号） y1～ys为存储电路的状态输出 （即电路的内部输入信号） 若Z1～Zm输出信号不仅与y1～ys信号有关,也与X1～Xn信号有关，则这种时序 逻辑电路可称为Mealy电路; 若Z1～Zm输出信号只取决于y1～ys信号，则这种 时序逻辑电路可称为Moore电路。显然,Moore电路是Mealy电路的一个特例。 中国矿大信电学院 编写：FHS 2.1.3 通用型数字逻辑电路的构成 由于任何组合逻辑电路都可表示为其所有输入信号的最 小项的和或者最大项的积，故要得到一个可产生任意逻辑 输出的通用型数字逻辑电路，可按以下思路来设计这个通 用型数字逻辑电路: 1、设计一个有n个输入端的与门阵列。该与门阵列可由用户按 要求编程控制，以产生需要的输出乘积项（最小项）。 2、设计一个最多有2n个输入端的或门阵列，该或门阵列可按 用户要求对与门阵列输出的乘积项进行逻辑加，以产生满足 用户需要的组合逻辑函数输出。 3、对或门阵列的输出信号按用户要求进行存储，并将存储信 号反馈连接至与门阵列，以作为其内部输入信号。 中国矿大信电学院 编写：FHS 通用数字逻辑电路的构成 中国矿大信电学院 编写：FHS 由于这种通用型可编程逻辑器件主要是利用 “与”阵列和“或”阵列来实现数字逻辑功能， 故称这种可编程逻辑器件为阵列型(ARRAY) PLD。 阵列型简单PLD器件可分成4大类型： 分 类 名 称 与阵列 或阵列 输出电路 PROM 可编程只读存储器 固定 可编程 固定 PLA 可编程逻辑阵列 可编程