第19章 寄存器和计数器.pptVIP

第19章 寄存器和计数器 19.1 寄存器 19.2 同步计数器 19.3 异步计数器 19.4 任意进制计数器的构成方法 习题19 19.1 寄存器 19.1.1 数码寄存器 数码寄存器是用于存放二进制代码的电路。图19.1所示是利用触发器的记忆功能构成的寄存器，它是由四个D触发器(F0～F3)组成的，有D0～D3四个数据输入端，Q0～Q3四个输出端。CP为脉冲输入端，R D为各触发器的清零端，低电平有效。 19.1.2 移位寄存器 1. 单向移位数码寄存器 图19.2所示是用四个D触发器组成的四位右移寄存器，其中F3是最高数码触发器，F0是最低数码触发器，四个触发器共用同一个时钟脉冲CP信号，因此称为同步时序电路。F0的D0端是串行输入，每当CP脉冲沿来到时，输入的数码被移入到F0触发器，而每个触发器的状态在CP脉冲的作用下，也同时移入下一位触发器，最高位触发器的状态从串行输出端移出寄存器。 ? 例19.1 有一组串行数据1011，依次送入四位右移寄存器，试画出四位右移寄存器的电路、状态表和工作波形图。 解 根据题意画出如图19.3所示的电路图和波形图，状态表如表19.1所示（输入数据为1011）。 2. 双向移位寄存器 由单向移位寄存器的工作原理可知，双向移位寄存器的左移和右移功能是在单向寄存器的基础上增加左移或右移功能，另外加上一些控制电路和控制信号即可构成双向移位寄存器。如图19.4所示为集成四位双向移位寄存器74LS194的引脚图，其功能表如表19.2所示。 19.2 同步计数器 19.2.1 同步二进制计数器 1. 同步二进制加法计数器 根据二进制加法运算的规则，在一个多位二进制数的末位加1时，若其中的第i位以下的各位皆为1，则第i位应改变状态（由0变1或由1变0）。而最低位在每次加1时其状态都要改变。 按照上述规则，最低的3位数都改变了状态，而第4位未变。利用这一特点，可使用JK触发器组成一个四位同步二进制加法计数器，如图19.5所示。从图上可知，各触发器受同一CP脉冲控制，其触发器的翻转与CP脉冲的下降沿同步。 对图19.5的时序电路分析如下。 输出方程: C=Q3Q2Q1Q0 驱动方程: J0=K0=1 J1=K1=Qn0 J 2=K2=Qn1Qn0 J 3=K3=Qn2Qn1Qn0 将驱动方程代入触发器的特性方程, 得到 根据状态方程可作出电路的状态转换表，如表19.3所示。 根据状态转换表，可画出状态转换图和各触发器输出端的波形图，如图19.6和图19.7所示。 2. 同步二进制减法计数器 根据二进制减法计数器的运算规则可知，从多位二进制数减1时，要求每输入一个计数脉冲，最低位触发器要翻转一次，而其它触发器只能在其低位触发器均为0时，在计数脉冲CP的作用下才翻转。用JK触发器构成四位同步二进制减法计数器如图19.8所示。 根据图19.8的逻辑电路可写出驱动方程: 输出方程: ? 将驱动方程代入JK触发器的特性方程式中,得到电路的状态方程： 根据状态方程，可作出状态转换表19.4，其中C为进位。 根据状态转换表，可画出状态转换图19.9和各触发器输出端的波形图19.10。 19.2.2 同步十进制计数器 1.同步十进制加法计数器 图19.11所示为由四个JK触发器和门电路构成的同步十进制加法计数器。 根据图19.11的逻辑关系，写出电路的驱动方程： J0=K 0=1 J1=K1=Qn 3Qn 0 J2=K2=Qn 1Qn 0 J3=K3=Qn2Qn1Qn0+Qn3Qn0 输出方程： C=Qn3Qn0 将上面的式子代入JK触发器的特性方程可得到： 由上面的的状态转换方程可列出状态转换表19.5。 状态转换如图19.12所示。 根据图19.12可画出各触发器输出端的波形图，如图19.13所示。 2.同步十进制减法计数器 图19.14所示是同步十进制减法计数器的逻辑图，它是从同步二进制减法计数器电路的基本上演变过来的，其工作原理请读者自行分析。 19.3 异步计数器 19.3.1 异步二进制计数器 1. 异步二进制加法计数器 图19.15所示是由JK触发器组成的四位异步二进制加法计数器的逻辑图。 根据图19.15的逻辑图，可分别写出时钟方程、驱动方程和状态方程。 时钟方程： CP 0=CP, CP 1=Qn0，CP2=Qn1，CP3=Qn2 驱动方程： J0=K0=1，J1=K1=1，J2