EDA课程设计专题实践.docxVIP

EDA课程设计专题实践 结课论文 题目：出租车自动计费器 专业：电子信息工程 班级：电子z1301 姓名：阳家昆 学号：1310910422 设计题目：出租车自动计费器 设计目标：1、掌握出租车的计费功能 2、进一步熟悉用VHDL语言编写出租车计费程序 三、设计要求： 1、设计一个出租车自动计费器，具有行车里程计费、 等候时间计费、及起价三部分，用三位数码管显示总金额，最大值为99.9元； 2、行车里程单价1.7元/公里，等候时间单价1元/5分钟，起价8元（3公里起价）。 3、行车里程的计费电路将汽车行驶的里程数转换成与之成正比的脉冲数，然后由计数译码电路转换成收费金额，以一个脉冲模拟汽车前进十米，则每100个脉冲表示1公里。 4、用两个数码管显示行驶公里数；两个数码管显示等待时间；三个数码管显示收费金额。 5、设置一个复位清零按键，可将计程公里数、计时数、应付费用清零； 6、设置一个刹车按键，当松开按键时公里数开始计程，按下时停止计程，开始计时； 四、设计原理： 根据设计要求，系统的输入信号clk，计价开始信号start，等待信号stop，里程 \t /q/_blank 脉冲信号fin。系统的输出信号有：总费用数C0—c3，行驶距离k0—k1，等待时间m0—m1等。系统有两个脉冲输入信号clk_48m,fin,其中clk_48m将根据设计要求分频成17hz，2hz和1hz分别作为公里计费和时间计费的脉冲。两个控制输入开关start，stop；控制过程为：start作为计费开始的开关，当start为高电平时，系统开始根据输入的情况计费。当有乘客上车并开始行驶时，fin脉冲到来，进行行驶计费，此时的stop需要置为0；如需停车等待，就把stop变为高电平， 并去除fin输入脉冲，进行等待计费；当乘客下车且不等待时，直接将start置为0，系统停止工作；价格开始归为起步价8.0元。 整个设计由分频模块，计量模块，计费模块，控制模块和显示模块五个部分组成。 其中计量模块是整个系统实现里程计数和时间计数的重要部分；控制模块是实现不同计费方式的选择部分，根据所设计的使能端选择是根据里程计费还是根据等待时间计费，同时设计通过分频模块产生不同频率的脉冲信号来实现系统的计费。计量模块采用1hz的驱动信号，计费模块采用17hz，2hz的驱动信号；计量模块每计数一次，计量模块就实现17次或者2次计数，即为实现计时的0.2元/min，计程时的1.7元/km的收费。 设计内容： 分频模块 由于实验箱上没有17hz和2hz的整数倍 \t /q/_blank 时钟信号，因此采用频率 较大的48mhz进行分频，以近似得到17hz，2hz和1hz的时钟频率。通过以上三种不同频率的脉冲信号实行出租车行驶，等待两种情况下的不同计费。模块元件如下: 图1分频模块实体图 Library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_arith.all; use IEEE.std_logic_unsigned.all; entity pulse is port(clk_48m:in std_logic; clk_17:buffer std_logic; clk_2:buffer std_logic; clk_1 : buffer std_logic); end pulse ; architecture one of pulse is signal q_17:integer range 0 to 2823528; signal q_2:integer range 0 to signal q_1:integer range 0 to begin process(clk_48m) begin If(clk_48m event and clk_48m=1)then If q_17=2823528 then q_17=0;clk_17=not clk_17; else q_17=q_17+1; end if; If q_2then q_2=0;clk_2=not clk_2; else q_2=q_2+1; end if;