NIOS实验实验报告.docxVIP

NIOS实验报告 姓名: 学号: 地点: 教师: (―)NIOS实验原理 一、CPU结构 嵌入式处理器有硬核和软核 硬核有 ARM、MIPS、PowerPC、X86、68000 Nios是16/32位软核是可配置的通用RISC处理器，方便与用户逻 辑电路结合，并集成到 FPGA(Field Programmable Gate Array)芯 片. Nios是16位指令系统 16位或32位的数据宽度 ?可灵活配置和选择标准外设，并通过aval on总线相连 ?可选择软件库 NIOS CPU结构属于RISC系统 ?哈佛结构：分离数据和程序存储器控制 ?可配置成16位/32位结构 ? 5级流水线 ?包括：指令系统，寄存器组，高速缓存，中断处理，硕件加速 3. Nios CPU体系结构 NiosCPU 规格 32 位 CPU 16 位 CPU 数据总线宽度 32 16 ALU宽度 32 16 内部寄存器宽度 32 16 地址总线宽度 32 16 指令宽度 16 16 4.指令系统特点 ?有512个寄存器组成的寄存器块，以寄存器窗口滑动 ?简单完整的16位指令系统 ?多种寻址模式 ?良好的可扩展性 主/从端口概念 Avalon总线：连接片内处理器与其它模块的连接线，互连线结构 ?主端口： avalon总线上发起传输的一组信号，一个主外设可以有一个或 多个主外设 ?从端口：接受来自avalon