半导体器件-半导体工艺-氧化教学课件.ppt

半导体工艺简介 室内环境：要求很严，恒温、恒湿、气流 名称 集成度 （数字MOS集成电路） 小规模集成电路（SSI） 100 中规模集成电路（MSI） 102~103 大规模集成电路（LSI） 103~105 超大规模集成电路（VLSI） 105~107 甚大规模集成电路（ULSI） 107~109 巨大规模集成电路 109 环境 级别 最大颗粒尺寸（?m） 甚大规模集成电路生产车间 1 0.1 超大规模集成电路生产车间 10 0.3 封装区域 1000~10000 0.5 住房 100 000 室外 500 000 硅——热氧化 目的 1、列出硅器件中，二氧化硅膜层的基本用途。 2、描述热氧化的机制。 3、列出热氧化反应中的氧化剂及用途。 4、解释氧化条件及基底条件对氧化的影响。 二氧化硅层的用途 1、表面钝化 2、掺杂阻挡层 3、表面绝缘体 4、器件绝缘体 O2 O2 O2 100nm Tox=(B/A)t 线性阶段 Original Si 100nm Tox=(Bt)1/2 抛物线阶段 热氧化的机制 受限反应，受限扩散反应 Si (S) + O2 (V) — SiO2 (S) Dry Oxidation Si (S) + O2 (V) — SiO2 (S) Wet Oxidation（stream Oxidation） Si (S) + H2 O (V)— SiO2 (S) + H2 (V) 氧化率的影响 900-1200oC 900-1200oC 1、氧化源： 干氧 湿氧(发泡、干法) Cl参入氧化 干氧氧化 优点：结构致密、均匀性和重复性好、与光 刻胶黏附好且应力小。 缺点：生长温度高、生长速度慢。 氧化率的影响 2、高压氧化 在实际的工艺过程中增加氧化剂分压来提高氧化速率，或者降低氧化温度而保持同样的氧化速率都是经常采用方法。 优点：有利于降低材料中的位错缺陷。 缺点：在利用高压氧化时要注意安全问题和高压系统带来的污染问题。 常压 高压 氧化率的影响 3、晶向 因为不同晶向其原子密度不同，所以在相同的温度、氧化气压等条件下，原子密度大的晶面，氧化生长速率要大，而且在低温时的线性阶段更为明显。 4、掺杂物 氧化率：高掺杂 低掺杂 n型掺杂物：P、As、Sb p型掺杂物：B 5、多晶硅 与单晶硅相比氧化率更快 氧化率的影响 实际工艺中由于各个部分材料不同，造成氧化层厚度不均匀，出现台阶。 氧化质量评估 氧化后要对氧化质量进行评估，因为有些检测是破坏性的，所以在把一批晶园送入炉管的同时，在不同位置放置一定数量的专门用来测试的样片。 一般情况下主要包括表面检测和厚度检测 表面检测 通常在高亮的紫外线下对每片晶园进行检测，包括表面颗粒、不规则度、污点都会在紫外线下显现。 厚度检测 对厚度的检测非常重要，因为不同的器件或者不同目的要求，比如，MOS栅极氧化层的厚度要求就很严格。检测的技术包括：颜色比较、边沿记数、干涉、椭偏仪及电子扫描显微镜等。 热氧化炉 /AMuseum/ic/index_04_06_03_02.html 作业： 随着集成电路集成度提高，氧化层的厚度也不断减小，甚至到达了二氧化硅层厚度的极限。问：什么因素限制了二氧化硅层的减小，可以采取什么方法进行解决？列出相关参考资料。