毕业论文--基于systemverilog的21阶FIR滤波器验证.docVIP

大连东软信息学院 本科毕业设计（论文） 论文题目 论文题目：基于systemverilog的21阶FIR滤波器验证 系 所： 电子工程系 专 业： 电子信息工程（集成电路设计与系统方向） 学生姓名： 学生学号： 指导教师： 导师职称： 讲师 完成日期： 2014年 3月 08日 大连东软信息学院 Dalian 大连东软信息学院毕业设计（论文） 摘要 PAGE I 基于systemverilog的21阶FIR滤波器验证 摘 要 芯片的规模和复杂度随着 SOC 技术、IP 复用技术的发展在急剧膨胀，对验证提出了巨大挑战，验证已达到芯片设计的瓶颈。在芯片的设计工作中，验证占据将近70％，的工作量，随着IP 标准化工作的进行，验证占的比例呈逐日上升的趋势。在SV语言成为IEEE的规范后，基于SystemVerilog的VMM验证方法学广泛的应用到各个项目中去，因为它有很强的重用扩展性，更全面的覆盖率，更合理的验证结构。 本次验证所采用的是VMM验证方法学，使用SystemVerilog语言搭建验证平台。验证数据滤波器模块—fir_filter。通过验证平台向验证目标输入数据，同时向参考模型输入相同数据。经过验证目标和参考模型的处理，验证平台得到处理后的两种输出数据，并对两种输出数据进行比对，如果不一致，上报错误信息，并打印到指定文件中。然后根据仿真波形进行Debug，查找错误原因，如果是验证目标导致的错误，将错误相应信息向设计人员报告。如果是验证平台或者参考模型引起的错误，定位问题位置，解决问题。经验证了fir_filter数据滤波器模块的功能、时序的准确性，符合预期设计目标。 本文共有7章：第1章介绍课题的背景以及方法等；第2章介绍VMM验证方法学中的一些基本概念和专有名词介绍；第3章对fir_filter模块的功能和接口时序等进行分析；第4章对fir_filter模块的验证环境和参考模型的结构进行分析；第5章介绍验证环境中各模块的具体实现；第6章介绍覆盖率分析结果；第七章为结论。 关键词：VMM，验证平台，SystemVerilog，参考模型 大连东软信息学院毕业设计（论文） Abstract The 23-order FIR Filter Verification Based On SystemVerilog Abstract With the development of Soc technology and IP multiplexing, the scale and complexity of the chip in the rapid expansion, presented a huge challenge for the verification ,and the verify has been referred to as a chip design bottleneck. The verify work can account for 70% of the entire chip design work, and along with the IP standardization work carried out, the proportion is still in an upward trend. In SystemVerilog IEEE P1800 specification, more and more projects began to used based on SystemVerilog VMM verification methodology to reuse scalability, better functional coverage , more reasonable verification structure. The article is based on the VMM verific