毕业论文--基于Systemverilog的CRC16计算模块验证.docVIP

大连东软信息学院 本科毕业设计（论文） 论文题目 论文题目：基于Systemverilog的CRC16计算模块验证 系 所： 电子工程系 专 业： 电子信息工程（集成电路设计与系统方向） 学生姓名： 学生学号： 指导教师： 导师职称： 副教授 完成日期： 2014年 4 月 28 日 大连东软信息学院 Dalian 大连东软信息学院毕业设计（论文） 摘要 PAGE VI 基于Systemverilog的CRC16计算模块验证 摘 要 随着IC(集成电路)产业的不断进步与发展，IP复用技术产生并逐渐成熟，这使得IC的规模和复杂度不断提高，目前，造成传统的验证方法在时间方面完全不能满足IC验证的时间要求。因此，需要一个更方便更快速的方法来验证IC设计的正确性，而将SystemVerilog 和VMM(验证方法学)相结合的验证平台，恰好能够即方便又快速的验证一个设计的正确性。 Systemverilog主要是Verilog、 VHDL、 C++的集合体，能够支持验证平台语言和断言语言，本文就是利用Systemverilog来验证CRC16计算模块。本文首先通过验证平台向验证目标输入数据，在输入数据的同时还给参考模型相同的数据；然后验证目标和参考模型分别对数据进行处理；最后将处理后的两种数据在验证平台上进行比对，可以通过对比结果，来判断数据是否正确。若比对结果不一致，则对错误信息进行上报，并进行打印，验证人员可以通过波形进行Debug，查找错误。当发现是验证目标设计上有错误时，验证人员可以及时和设计人员进行沟通，避免了芯片在投片过程中发生此类问题所带来的经济损失，以及时间的浪费。若发现是验证平台或者参考模型引起的错误，则需要定位问题所在的位置，并进行解决。SV验证平台能够对验证目标的功能、时序准确性等方面进行全面的验证，确保了预期的设计目标符合标准。 本文共分为七章：第一章主要介绍芯片验证的国内外现状；第二章主要介绍SV验证方法学中的一些基本概念、专有名词、以及一些关键技术；第三章主要对CRC16计算模块的功能和接口时序等进行分析；第四章主要对CRC16计算模块的验证环境和参考模型的结构进行分析；第五章主要介绍验证环境中各模块的具体实现；第六章主要介绍覆盖率分析结果；第七章为结论。 关键词：Systemverilog，验证方法学，CRC 大连东软信息学院毕业设计（论文） Abstract Based on Systemverilog Verification of CRC16 Calculation Module Abstract With the continuous progress and development of IC (integrated circuit) industry, IP multiplexing to generate and mature, which makes the size and complexity of the IC continues to improve, at present, resulting in traditional verification methods in terms of time can not meet IC verification time requirements. Thus, the need for a more convenient and rapid method to verify the correctness of IC design, but will SystemVerilog and VMM (Verification Methodology) combines verification platform that is convenient and fast just to validate a designs correctness. Systemv