计算机8255并行接口.pptVIP

第4节 8255 并行接口 一 8255的内部逻辑结构 A组 PA A组 PC高4位 B组 PB B组 PC低4位 PA7..0 PC7..4 PB7..0 PC3..0 数据总线缓冲 D7..0 读写控制逻辑 A组控制 B组控制 RD WR A1 A0 CS RESET 1 三个端口 PA: 8位I/O口,具有输入和输出锁存功能 PB: 8位I/O口,仅有输出锁存功能 PC: 作为8位I/O口,仅有输出锁存功能 作为PA、PB的联络信号 2 A组和B组控制，控制寄存器 用户将控制字写入控制寄存器，由A组和B组控制逻辑使A组和B组按指定的方式工作。 3 读写控制逻辑 WR、RD、CS：读、写、片选信号 RESET： 上电时施加，使芯片复位 A1、A0：内部寄存器和各端口选择地址： A1A0=00：PA口，可读写； A1A0=01：PB口，可读写； A1A0=10：PC口，可读写； A1A0=11：控制寄存器，只写； 二 8255的工作方式 1 方式0 简单输入输出方式（无握手信号）。 PA PC上半部 PB PC下半部 PA7..0 PC7..4 PB7..0 PC3..0 8255 注： 1