多功能数字钟的设计与仿真分析.docVIP

淮 海 工 学 院 课程设计报告书 课程名称： 电子技术课程设计 题 目： 多功能数字钟的设计与仿真分析　 学 院： 电子工程学院（东港） 学 期： 2012-2013-2 专业班级： D通信工程111 姓 名： 学 号： 评语： 成绩： 签名： 日期： 1 引言 数字钟是采用数字电路实现对时、分、秒，数字显示的计时装置。早已成为人们日常生活中不可少的必需品，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展，数字钟的设计已经是个课程的基础。由电子电路实现一个自动数字钟，完成秒分时自动调节及其相关功能，加强学生手动实践能力成为合适首选的方案之一。? 数字钟是现代计时器，也可用作时间控制的时钟源。数字钟由于其具有走时准，显示直观，款式新颖，附加功能多等优点而受到人们的欢迎。设计一个具有整点报时，可对时的数字钟?。由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,远远超过老式钟表,?钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。如闹铃、按时自动打铃、等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。? 2 主要目的和要求 实验设计目的：掌握各芯片的逻辑功能及使用方法；掌握数字钟的设计方法和计数器相互级联的方法；进一步掌握数字系统的设计和数字系统功能的测试方法；熟悉集成电路的使用方法。 功能要求：设计一个高精度、高稳定度的时钟信号源。用秒脉冲作信号源，数字钟具有显示时、分、秒的24小时制功能和显示星期的功能。数字钟具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间。计时过程具有整点报时功能。 3 数字钟构成与仿真分析? 3.1 数字钟的基本构成? 数字钟一般由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等部分组成，这些都是数字电路中应用最广的基本电路。?? 3.2 工作原理分析? 数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。?? 3.3 数字钟的基本逻辑功能框图? 图1 数字钟的基本逻辑功能图 4 数字钟的硬件及原理图? 4.1 秒脉冲信号发生器? 秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。? 振荡器:?通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz脉冲，输出波形的振荡周期 T=0.7(Ra+2Rb)C 振荡频率f=1.43/(Ra+2Rb)C PS: Ra=R1+R4, Rb=R2 图2 多谐振荡器电路图 图3 多谐振荡器输出波形 分频器:?分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS160进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。 图4 分频器电路图 图5 分频后波形图 4.2 计时电路 秒、分计数器为60进制计数器，小时计数器为24进制计数器。 74LS90功能：十进制计数器 原理说明：本电路是由4 个主从触发器和用作除2 计数器及计数周期长度为除5 的3 位2 进制计数器所用的附加选通所组成。有选通的零复位和置9 输入。为了利用本计数器的最大计数长度（十进制），可将B 输入同QA输出连接，输入计数脉冲可加到输入A 上，此时输出就如相应的功能表上所要求的那样。 图6 74LS90管脚图和功能表 选用6片74LS90来实现计数功能，其中分个位、秒个位及时个位是十进制，分十位和秒十位是六进制，时十位只能显示0、1、2三个数字。分计时和秒计时中当Q1、Q2全为1时，R01、R02均为高，计时器清零实现60进制。时计数中当十位Q1和个位Q2均为1时，十位个位上R01、R02全为高，计时器清零实现24进制。 选择两片74LS90?的芯片级联，一片实现十进制的功能，一片实现六进制的功能，且六进制的芯片的计数要用十进制的9到0的跳变进行使能，基于这个想法，可知六十进制的计数器易得。低位的十进制计数器采用同步清零的方式实现。同步清零意味着计数器的清零使能是在1001的时候就已经给出的，在下一上升沿脉冲来时可以实现清