课件：二微处理器及其系统.ppt

2、4 总线周期的概念 总线周期：CPU通过总线与存储器或I/O接口进行一次数据传输所需的时间。 一个最基本的总线周期由4个时钟周期组成。 T状态（时钟周期）：CPU处理动作的最小单位。由CPU主频决定。 CPU在4个状态中的基本作用： 1、T1状态：CPU往多路复用总线上发送地址信息，以选中所要寻址的存储单元或外设端口的地址。（A19-A0） 2、T2状态：从总线上撤销地址，并使总线的低16位浮置成高阻状态，为传送数据做准备。总线高4位（A19-A16）用来输出本总线周期的状态信息(S6-S3)。 3、T3状态：多路总线的高4位继续提供状态信息（S6-S3），而低16/8位上出现由CPU写出或读入的数据（D15/D7-D0）. 4、在有些情况下，由于外设或者存储器的速度较慢，不能及时地配合CPU传送数据。READY=0时，CPU会在T3之后自动插入1个或多个TW等待状态，此时CPU在总线上的信息情况和T3状态的信息情况一样。当READY＝1时，CPU自动脱离TW状态进入T4状态。 5、T4状态：总线周期结束 T1 T2 T3 TW T4 总线周期 THANK YOU SUCCESS * * 可编辑 2、5 8086/8088微处理器的引脚功能 根据所连的存储器和外设规模的不同，使它们可以在两种模式下工作： 系统的最小模式：只有一8086/8088CPU。 系统的最大模式：有两个或两个以上的CPU，一个为主CPU，另一个为协CPU。 当系统规模较大时，要求有较强的驱动能力，这样就需要两个或两个以上的微处理器。其中有一个是主处理器8086或8088，其它的处理器称为协处理器，它们协助主处理器工作。 0102030405060708091011121314151617181920 4039383736353433323130292827262524232221 GND AD14/A14 AD13/A13 AD12/A12 AD11/A11 AD10/A10 AD9/A9 AD8/A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC（5V） AD15/A15 A16/S3 A17/S4 A18/S5 A19/S6 /BHE/S7 HIGH（SSO） MN//MX /RD HOLD（/RQ//GT0） HLDA（/RQ//GT1） /WR（/LOCK） M//IO（/S2） DT//R（/S1） /DEN（/S0） ALE（QS0） /INTA（QS1） /TEST READY RESET 8086/8088 （8086/8088）A15-A0：单向输出，三态。 （8086）D15-D0：双向，三态。 （8088）D7-D0：双向，三态。 复用总线、分时工作，T1状态：输出地址信息；T2状态：高阻；T3状态：传输数据；T4状态：结束总线周期 2、地址/状态总线A19/S6-A16/S3 复用引脚，输出，三态。 1、地址/数据总线AD15-AD0 分时工作，T1状态：输出地址的高4位信息；T2、T3、T4状态：输出CPU的工作状态信息。 当访问存储器时， T1状态时输出的A19-A16送到锁存器8282锁存，与AD15-AD0组成20位的地址；而访问I/O端口时候，A19-A16＝0 S6：指示8086/8088当前是否与总线相连，S6=0表示相连。 S5：表明中断允许标志IF当前的设置。S5=0，表示CPU中断是关闭的，禁止一切可屏蔽中断源的中断请求；S4、S3：指示当前使用哪个段寄存器。 (1)、 /S7：高8位数据总线允许/状态复用引脚。 T1状态：输出 信号，表示高8位数据线D15-D8上的数据有效。 T2－T4状态时：输出S7状态信号。 3、控制总线 A0 总线使用情况 0 0 从偶地址单元开始，在16位数据总线上进行字传送 0 1 从奇地址单元开始，在高8位数据总线上进行字节传送 1 0 从偶地址单元开始，在低8位数据总线上进行字节传送 1 1 无效 S7：8086中无定义，备用状态线。 在8088中：此脚不是 /S7，而是 /HIGH 在最小模式中，输出 信号，此信号与其它信号合作决定总线周期的读/写动作。在最大模式中，恒为高电平。 （2）、 ：读信号，三态输出，低电平有效。/RD=0，表示当前CPU正在对存储器