第8章数字系统设计基础.pptVIP

2. M，Q，A：寄存器 位数：4 功能： M1 M0 功能 0 0 保持 0 1 右移 1 0 左移 1 1 并入 4. CNT：计数器 功能：清0，计数 型号 74194 型号 74163 3. C：D 触发器 1. 加法器：74283 3.ASM 图 控制信号 S1：启动信号 S2：寄存器 Q 的 Q0 位 S3：计数器的溢出信号 4. 控制器 CLR、ADD 和 SHIFT 作为对处理器发出的命令 5. 处理器的实现的实现（以4×4为例） 操作表 A G2 G1 Q CNT 操作 控制信号 M1 M0 B1 B0 M0 CR SH 清零 CLR 1 1 0 0 0 0 0 加法 ADD 1 1 1 1 0 1 0 移位计数 SHIFT 0 1 1 0 1 1 1 空 NOP 0 0 1 0 0 1 0 寄存器 M 控制用手动开关，寄存器 Q 的 M1 控制用手动开关 操作函数 从处理器操作表得： 寄存器A：M1=ADD + CLR；M0=ADD + CLR + SHIFT 与门G2：B1= CLR 与门G1：B0 = ADD 寄存器Q：M0 = SHIFT 计数器 CNT：CR = CLR；SH = SHIFT 处理器 6. 控制器的实现 用每态一个触发器的方法( 以4?4乘法器为例) 控制器有3个状态，故取3个D触发器，3个激励变量为 D0D1D2；由 ASM 图得： 激励函数 输出函数 CLR = T0 S1 ADD = T1S2 SHIFT = T2 控制器逻辑图 当Vcc为 0 时，T0= 1；T1= 0；T2= 0。当 Vcc为 1 时，启动工作。 CLR = T0 S1 ADD = T1S2 SHIFT = T2 激励函数 输出函数 §8.4 数字系统设计举例——简单计算机CPU逻辑设计 8.4.1 简单计算机构成 1. 功能：(1)加法运算，(2)数据存取，(3)手动输入程序 2. 存储器：存储容量 26?8RAM；地址 6位；数据线 8位 3. CPU：4条指令：存数、加法、取数、条件转移。 指 令 码 功能 助记符 操作码x2x1 地址码 操作 存数 SA 00 MA (MA)←A 加法 AD 01 MA B←(MA) A←A+B 取数 LD 10 MA A←(MA) 条件转移 JC 11 MA C=1 PC←MA C=0 PC←PC+1 * 数字系统：一个规模较大的时序电路(其中可划分为一些特定的功能模块)，具有独立完整的系统功能。 由于系统的规模较大，因此不能不一个数字系统作为一个时序电路来设计，必须在一个更高的层次上来看整个系统，而把组合、时序的典型电路看成是一向基本单元，即一些子系统。如一台计算机、一台VCD、一个计算器、数字钟、数字万用表等，都是一个数字系统。 数字系统是数字电路的最高层次，更大的系统中将不会仅由数字电路构成。 一个普通的数字系统可以由小系统、子系统组成，而一个基本的数字系统可由上图够成。 处理器：在受控条件下输入数据、处理数据、输出数据、给出处理情况信号。由各种功能逻辑电路组成。 控制器：在外部指令和处理器反馈信号的作用下，对处理器的工作状况和过程进行控制，提供处理器所需的各种指令。由一般时序电路组成。 * 一个状态框等效于时序电路中的一个状态的圈图，这里T1表示状态，也表示一个控制函数，表示在T1状态下能够进行有关操作。 * 状态框和判断框构成了控制函数的图形表示。 控制函数为1实现对应的分支 * 从一个状态框到下一个状态框，在时间上处于两个时钟脉冲有效沿之间，即一个时钟周期内，其间的所有操作都认为是同时进行的。 * 在一个ASM块中，有寄存器和组合电路两种操作，组合电路的操作从“现态”的起点到“现态”的终点(“次态”的起点)间完成，而寄存器操作则在从“现态”到“次态”的过度时刻才进行，甚至在在进入次态后才完成。因为寄存器操作必须要在CLK的有效沿触发时才能实现。 在建立ASM图的过程中，要根据所进行的操作来决定状态的设置，即在ASM图中要以CP的顺序作为时间的步伐，即以一个CLK周期对应一个ASM块，这是硬件设计区别于软件编程的地方。 * 在上图中，A?A+1是寄存器操作，而比较A=n是组合电路操作，但A=n的比较又与计数器A的内容有关。因此是否在A?A+1和A=n之间增加一个状态，将产生两种完全不同的结果。设A=15，则A+1=16，如果不在A