原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验三加法器
实验目的
掌握全加器的工作原理与逻辑功能
掌握全加器的应用
实验器材
74LS00 74LSS283 （两片）
实验原理
74LS00电路图：
Vcc 4B 4A 4Y 3B 3A 3Y1A IB 1Y 2A 2B 2Y GND
Vcc 4B 4A 4Y 3B 3A 3Y
1A IB 1Y 2A 2B 2Y GND
7-11 7400弓I脚扫E列图
74LS283电路图:BE「5G
74LS283电路图:
B
E
「
5
G
:
? E D C B
!f 1 FVTIC ODD
1 1
一位全加器有三个输岀端An?B『Cz ,即被加数，加数及低一位向本位的进位,
有两个输出端S和C,即相加和即向高一位的输出。
符号:
ASn
Cn-1
真值表:
An
Bn
Cn-1
Sn
Cn
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
函数式：Sn =兀瓦Cz +XXc= + An瓦石+ AnBG_
74LS283为四位加法器,A1.A2.A3.A4.和B1.B2. B3. B4.为两个4为二进制数, Ci为输入端，Co为输出端
Vcc B
艺2 B
3 A3 送3 A4 B4 工4 Co
74LS283
2 A2 A1 B1 Ci GND
全加器可以实现组合逻辑函数，利用全加器实现四位二进制数向BCD码的转换, 真值表如下：
二进制BBCD
二进制B
BCD码
A4
A3
A2 A1
Co
s4
0
0
0
0
lj
0
0
0
0
0
0
0
1
c：
0
0
0
1
0
0
1
0
c：
0
0
1
0
0
0
1
1
c：
0
0
1
1
0
1
0
0
c：
1
0
1
1
0
1
0
1
c：
0
1
0
1
0
1
1
0
c：
0
1
1
0
0
1
1
1
c：
0
1
1
1
1
0
0
0
c：
1
0
0
0
1
0
0
1
c：
1
0
0
1
1
0
1
0
1
0
0
0
0
1
0
1
1
1
0
0
0
1
1
1
0
0
1
0
0
1
0
1
1
0
0
1
0
0
1
1
1
1
1
0
1
0
1
0
0
1
1
1
1
1
0
1
0
1
A4A3A2A
由上表可以看岀，9以前即0000—1001,二进制数B和BCD码二者相等。但9 以后，即1010—1111,需给B加6 (0110)才能和BCD码在数值上相等。因此 利用四位全加器实现转换时，以四位二进制数作为被加数，而加数在四位二进制 数0000—1001时为0000,为1001 — 1111时为0110,这样就实现B/BCD转换。 F与A3.A2.A1.A0的关系可用卡诺图求得：
F=A4A2+A4A3
实验内容
1.按照全加器真值表，利用逻辑电平产生电路及逻辑电平指示点路验证
74LS283的逻辑功能，画出测试电路图:
A1B1
A1
B1
丫2
21
0
C
0
0
0
1
!
0
1
C
!
0
1
1
0
1
2.按图连接B/BCD转换电路，验证其实实验结果是否与真值表一致:
二进制B
BCD码
理论值
测试值
A4A3A2A1
Co
I.
Co
爲
工3工2
￡
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
1
1
0
0
0
1
1
0
0
0
1
1
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
1
0
1
0
0
1
0
1
0
0
1
0
1
0
1
1
0
0
0
1
1
0
0
0
1
1
0
0
1
1
1
0
0
1
1
1
0
0
1
1
1
1
0
0
0
0
1
0
0
0
0
1
0
0
0
1
0
0
1
0
1
0
0
1
0
1
0
0
1
1
0
1
0
1
1
0
1
0
1
1
0
1
0
1
0
1
1
1
1
0
1
1
1
1
0
1
1
1
1
0
0
1
1
1
0
0
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
0
1
1
1
1
0
1
1
1
1
0
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
由上表口 J知测量值与理论值相同
设计电路，完成一位十进制数的加法器，并实验“7” + “9”二？ , “6” +
“4” =?，“3” + “2” =?
文档评论（0）