电动机车马达控制系统硬体架构.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
PAGE 1 PAGE 3 電動機車馬達控制系統硬體架構 2.0硬體平台概述 我們知道,電動機車馬達控制系統的良窳與硬體設計息息相關,目前市面上有許多運動控制專用IC,因此選擇適當的控制晶片亦相當的重要。由於馬達控制系統除了需要計算之外,優異的週邊能力亦相當重要,因為唯有如此才能兼顧有效率的控制及節省研發的時間。為了滿足上述的需求,我們選擇了TI公司所生產的TMS320F243晶片,這是一顆典型的DSP晶片同時搭配了許多馬達控制專用之週邊,價錢亦不昂貴。當然,一個車控系統其實是相當複雜的,因此還得另外搭配其他數位及類比電路。在此,我們設計了一個TMS320F243 Based的電動機車馬達控制版,接下來將對這個控制版作一詳細之描述。控制版概觀圖如下所示: F243 Based EVM F243 Based EVM 類比及驅動電路 DC-DC Converter Fig 2.0 Fig 2.0 電動機車馬達控制版示意圖 如上圖所示,整個控制版約略區分成三個部分,分別是F243 -Based EVM部分,類比及驅動電路部分,以及DC-DC Converter的部分,接下來我們將對每一個部分的電路,作詳細之描述。 F243-Based EVM電路設計 Can TranceiverPower CircuitReset CircuitJTAG CircuitLEDLatch-74LS373Data-BufferData-BufferMax232SRAM 128kX8SRAM128kX8FPGAEPM7128SLC-84 TMS320 Can Tranceiver Power Circuit Reset Circuit JTAG Circuit LED Latch-74LS373 Data-Buffer Data-Buffer Max232 SRAM 128kX8 SRAM128kX8 FPGA EPM7128SLC-84 TMS320 F243 oscosc osc osc Fig2.1 Fig2.1 F243-Based EVM電路概觀圖 ?如上圖這個部分電路的主要特色如下: 一、核心採用TMS320F243(20 MIPS) DSP 晶片 二、搭配一顆FPGA(MAX7000系列),目前規劃有一個Timer,一個Digital 的I/O,及Hall Sensor之數位濾波電路,以及記憶體和I/O解碼電路。此 部分電路有隨修隨改的彈性。 三、DSP UART與PC間之Tranceiver電路。 四、Can-Bus之Tranceiver電路。 五、設計搭配64k的Data Ram及Program Ram,當CPU處於Micro- Processor模式時,程式於Program Ram上執行,可以Trace程式碼。 六、CPU內部有8k之Flash Memory,當CPU處於Micro-Computer模式 時, 則執行燒錄於 Flash Memory之程式。 七、F243及FPGA之腳位皆有外拉,使版子有擴充與修改之彈性。 八、CPU本身有AD,PWM,Capture,Digital I/O,QEP,SCI(UART),SPI, Can Module等週邊能力。 九、Real Time Timer(DS1305)。 2.1.1 記憶體電路 由F243的Data sheet得知該顆晶片有8K的Flash memory,但僅有內建數百個word的DARAM。由於Flash Memory並不能除錯,因僅在這個EVM板上,我們額外設計了64K的Program Ram和Data Ram,使得程式得以在外部之SRAM上執行。電路圖如下所示: Fig 2.1.1 Fig 2.1.1 記憶體電路圖 在記憶體系統中,我們所使用之記憶體為128K*8之SRAM,由於F243乃16 bit之單晶片,因此我們需要兩顆SRAM。在電路中,我們將PS訊號拉至A16,藉此區分程式和資料記憶體。因為F243在存取程式記憶體時,PS會呈現低電位,如此一來,我們便能將程式記憶體定址在此SRAM的前64k word,將資料記憶體定址在後面的64k word。Ramoe和Ramwe分別是控制記憶體的讀和寫之腳位,這兩個訊號則是在FPGA中產生。 ramoe=not((not(ds) or not(ps)) and rw and not (strb)); ramwe=not((not(ds) or not(ps)) and not(we)); ?這是Ramoe和R

文档评论(0)

guocuilv2018 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档