集成电路工艺原理未来趋势与挑战.ppt

* The major drawback is that the direct writing is time consuming and methods to increase throught like…… * Both e-beam and Nano Imprint can create arbitrary shapes but has its drawbacks (throughput) and (alignment) If the demand for arbitrary shape is abondened thr resolution can be improved for specialized structures and ……… * * */45 为什么“光刻”技术如此成功? 价格方面： 193 nm 光刻设备 ~ 20 M$ 一套光刻版 ~ 1 M$ 高分辨率并能实现大批量生产！~100 wafers/hour */45 光刻基本要求 理想的光刻 分辨率Resolution Good 图形Pattern shape Any 大、小图形混合 Large small patterns Yes 对准精度Alignment Good 产量Throughput High 初始价位Initial cost Low 运行费Running cost Low */45 适用于小批量制备/制造的纳米级“光刻” 电子束曝光，EBL：Electron-Beam Litho 纳米压印， NIL：Nano-Imprint Litho “侧墙转移”，STL：Sidewall-Transfer Litho */45 EBL的特征和优点 直写、灵活 任意形状 ? 0.1 nm 束斑直径/宽 ~1 nm */45 EBL的分辨率 高能：100 keV 高对比度的光刻胶 薄光刻胶 用叠层光刻胶 用“硬胶”Hard mask Wafer Thick resist Thin resist Wafer Hard Mask */45 EBL分辨率的提高 使用不同光刻胶的对比 相等亮/暗线宽的分辨率 */45 NIL工艺流程和特征 压印及UV光辐照 Step and flash 分辨率 ~10 nm 任意图形 石英母版复制实用版方法 套刻精度 ~1 μm，有声称到 100 nm的 C.R.K. Marrian and D.M. Tennant, JVST, 2003 50 nm pillars after 500 imprints with the same master */45 NIL在大尺寸硅片上应用实例 */45 NIL在多栅纳米晶体管FinFET中应用实例 */45 NIL制作的互连双大马士革结构。减少制作步骤。 */45 Top view Cross section Wafer SiO2 poly-Si Si0.2Ge0.8 Resist “侧墙转移” STL的工艺流程，1 目标：制备纳米级多晶硅栅（红色条块） */45 Top view Cross section Wafer SiO2 poly-Si Si0.2Ge0.8 SiN STL的工艺流程，2 */45 Top view Cross section Wafer SiO2 poly-Si Si0.2Ge0.8 SiN SiN STL的工艺流程，3 */45 Top view Cross section Wafer SiO2 poly-Si SiN Resist STL的工艺流程，4 */45 Top view Cross section Wafer SiO2 poly-Si SiN Resist STL的工艺流程，5 */45 Top view Cross section Wafer SiO2 poly-Si SiN Resist STL的工艺流程，6 */45 Top view Cross section Wafer SiO2 poly-Si STL的工艺流程，7 SiN */45 10 poly-Si lines Width=45 nm poly-Si contact H=15 nm W=15 nm poly-Si NiSi 50nm 150nm Si STL的工艺流程，8 */45 Fin W=35 nm Fin H=27 nm L=70 nm Zhang Qiu et al. IEEE EDL May 2008 Al wiring Contact holes to S/D Double Fin channel Gate FinFET produced using STL twice */45 常规