从设计角度看数字集成电路.ppt

* Cost per Transistor 0.0000001 0.000001 0.00001 0.0001 0.001 0.01 0.1 1 1982 1985 1988 1991 1994 1997 2000 2003 2006 2009 2012 cost: ￠-per-transistor Fabrication capital cost per transistor (Moore’s law) * Die Cost 芯片成本 Single die Wafer 12” (30cm) * 划片机 * Yield 成品率 * Defects 缺陷 a 取决于制造工艺复杂性，正比于掩膜板数量，约为 3 * Exam2: 芯片成品率 晶圆直径: 12 inch 芯片大小: 2.5cm2 缺陷: 1/cm2 α=3 296-44=252 dies 芯片成品率: 16% * Some Examples Chip Metal layers Line width Wafer cost Def./ cm2 Area mm2 Dies/wafer Yield Die cost 386DX 2 0.90 $900 1.0 43 360 71% $4 486 DX2 3 0.80 $1200 1.0 81 181 54% $12 Power PC 601 4 0.80 $1700 1.3 121 115 28% $53 HP PA 7100 3 0.80 $1300 1.0 196 66 27% $73 DEC Alpha 3 0.70 $1500 1.2 234 53 19% $149 Super Sparc 3 0.70 $1700 1.6 256 48 13% $272 Pentium 3 0.80 $1500 1.5 296 40 9% $417 * 1.3.2 可靠性- Noise in Digital Integrated Circuits Internal noise 内部噪声：与信号幅度成比例 = 主要来源 Outside noise 外部噪声：与信号和电源无关 工艺导致的尺寸、参数差异 =》影响电路电特性 芯片内外噪声源 噪声：在逻辑节点上不希望发生的电压和电流的变化。 i ( t ) Inductive coupling 电感耦合 Capacitive coupling 电容耦合 Power and ground Noise 电源线和地线噪声 v ( t ) V DD * 数字信号表示方法：Boolean logic布尔逻辑 VOH = f(VOL) VOL = f(VOH) VM = f(VM) 逻辑变量X由不连续的电荷量表示 节点电压可能是一个连续范围的值 额定电平-逻辑状态： 逻辑摆幅 * Voltage Transfer Characteristic (电压传输特性) V(x) V(y) V OH V OL V M V IH V IL f V(y)=V(x) Switching Threshold 门阈值电压 VS 晶体管阈值电压 正常电压水平 VOH = f(VOL) VOL = f(VOH) VM = f(VM) An inverter 反相器 短接输入-输出！！ * Mapping between analog and digital signals V IL V IH V in Slope = -1 Slope = -1 V OL V OH V out “ 0 ” V OL V IL V IH V OH Undefined Region “ 1 ” Transition Width,TW 过渡区域 可接受的低电压 可接受的高电压 * Definition of Noise Margins噪声容限 Noise margin high 高电平噪声容限 Noise margin low 低电平噪声容限 V IH V IL Undefined Region不确定区 1 0 V OH V OL NM H NM L Gate Output Gate Input 串联的反相器门 * Regenerative Property再生性 Regenerative Non-Regenerative Gain of transition region 过渡区增益1 * Exam3: Inverter chain A chain of inverters v 0 v 1 v 2 v 3 v 4 v 5 v 6 Simulated response V0: 2.1~2.9V V1: 0.6~4.45V V2: VOL~VOH * Fa