西北工业大学数字集成电路实验五、时序逻辑.docxVIP

数字集成电路 实验报告 西北工业大学 2014年5月27日 星期二 实验五、时序逻辑 下图是一种用于AMD-K6处理器的脉冲寄存器。 VDD=2.5V，反相器的延迟TPinv=40Ps，回答下面的问题： 画出节点CLK，CLKd，X和Q两个时钟周期内的波形，其中输入D在一个周期中为0，在另一个周期中为1。 答：波形如下： 考察这个寄存器的建立时间和保持时间。 答：这个寄存器对数据建立时间没有要求,可以达到0, 而保持时间为。 对该电路进行仿真，所有管子的初始尺寸可以设定为： NMOS：W/L=0.5um/0.5um PMOS：W/L=1.8um/0.5 um 通过观察关键点的波形，