第九章-半导体存储器.pptVIP

第 9 章　半导体存储器 9.1　概　述 9.2　只读存储器（ROM） 9.2.1 ROM 的电路结构 9.2.2 固定ROM 的工作原理 9.2.3 可编程只读存储器（PROM） 9.3 随机存取存储器 9.3.1 RAM 的电路结构和读 / 写过程 9.3.2 RAM 中的存储单元 本 章 小 结 六管 CMOS 静态 存储 单元 一、 静态随机存取存储器（SRAM）的存储单元 V5、V6为由行线 X 控制的门控管。 V7、V8为由列线 Y 控制的门控管。 9.3.2 RAM 中的存储单元 1. 电路组成 六管 CMOS 静态 存储 单元 　一、静态随机存取存储器（SRAM）的存储单元 2. 工作原理 9.3.2 RAM 中的存储单元 　　读操作： 在X=1、Y=1时，V5、V6和V7、V8都导通，触发器和位线接通，数据线和位线也接通。这时，若R/W =1，则触发器中存储的数据通过数据线读出。 六管 CMOS 静态 存储 单元 　一、静态随机存取存储器（SRAM）的存储单元 2. 工作原理 9.3.2 RAM 中的存储单元 　　写操作： 在 X=1、Y=1 时，将要写入存储单元的数据送到数据线D 和 D 上。 V5、V6和V7、V8都导通，触发器和位线接通，数据线和位线也接通。这时，若R/W =1，则外部 I/O 端口上的数据经数据线、位线写入到触发器存储单元中。 二、动态随机存取存储器（DRAM）的存储单元 9.3.2 RAM 中的存储单元 静态 RAM 存储单元的主要缺点是静态功耗 大，使集成度受到限制，采用动态 MOS RAM 可克服这个缺点。动态 RAM 存储单元是利用 MOS 管栅极与源极之间的高阻抗及栅极电容来 存储信息的。由于电容存在漏电，栅极电容上 存储的信息不可能长期保存，为了防止信息丢 失，必须定时给电容补充电荷。 二、动态随机存取存储器（DRAM）的存储单元 四管 MOS 动态 存储 单元 C1、C2为 MOS 管的栅极输入电容，数据以电荷的形式存储在 C1、C2 上。 9.3.2 RAM 中的存储单元 　 当 C1 上充有电荷，且电压大于 V1 的开启电压；同时 C2 上未被充电，没有电荷时，则 V1 导通，V2 截止，这时Q = 0，Q =1，表示存储单元存储 0 ，反之，当 C2 上充有电荷、C1 上没有电荷时，则V2导通，V1 截止，这时Q=1，Q = 0，存储单元存储 1。 1. 四管MOS动态存储单元 四管 MOS 动态 存储 单元 二、动态随机存取存储器（DRAM）的存储单元 9.3.2 RAM 中的存储单元 V3、V4为门控管，控制存储单元和位线B、B的接通与断开。 V5、V6组成位线上分布电容CB、CB的预充电电路。 V7、V8为门控管，控制数据线和位线B、B的接通与断开。 四管 MOS 动态 存储 单元 二、动态随机存取存储器（DRAM）的存储单元 9.3.2 RAM 中的存储单元 　 读操作：设存储单元为 0 状态，在 X = 1，Y = 1 时，门控管V3、V4和V7、V8都导通，CB经V3、V1放电，位线 B 为低电平，而 CB 因 V2 截止，而保持高电平，这时CB 经 V4 给 C1 充电，补充其失掉的电荷，使C1上仍为高电平。由于V3、V7和V4、V8的导通，使存储单元的状态送到数据线D和D上，从而完成了一次读 0 操作。 同理，如存储单元为 1 状态，且 X = 1，Y=1，则完成一次读 1 操作，并对存储单元进行一次刷新。 二、动态随机存取存储器（DRAM）的存储单元 9.3.2 RAM 中的存储单元 　 写操作：先使X=1，Y=1，门控管V3、V4 和 V7、V8都导通，输入数据D 和 D 送到位线 B与 B 上，这时，无论存储单元原来存储什么信息，位线 B 和 B 上的数据都将存入到存储单元中。 四管 MOS 动态 存储 单元 第 9 章 半导体存储器 返回首页 链接演示文稿主页面 第 9 章 半导体存储器 概　述 本章小结 随机存取存储器(RAM) 只读存储器(ROM) 主要要求： 了解半导体存储器的作用、类型与特点。 　　 主要由与阵列、或阵列、输出缓冲级等部分组成，为大规模组合逻辑电路。 二、半导体存储器的类型与特点 只读存储器(ROM，即Read-Only Memory) 随机存取存储器(RAM，即Random Access Memory)