半导体器件与工艺-黄如张兴——SOI技术.pptVIP

SOI技术 北京大学 2006年10月 引 言 引 言 在未来相当长时间内硅基集成电路仍是信息产业的基石 集成电路特征尺寸进一步缩小仍是发展的趋势 据2005版ITRS预测，2020年MPU栅长将缩小至9nm 器件尺寸缩小带来一系列问题 体硅CMOS电路 寄生可控硅闩锁效应 软失效效应 器件尺寸的缩小 各种多维及非线性效应：表面能级量子化效应、隧穿效应、短沟道效应、窄沟道效应、漏感应势垒降低效应、热载流子效应、亚阈值电导效应、速度饱和效应、速度过冲效应 严重影响了器件性能 器件隔离区所占芯片面积相对增大 寄生电容增加 影响集成度及速度的提高 克服上述效应，采取的措施 槽隔离技术 硅化物 高k介质 中间禁带栅电极 急需开发新型硅材料及探索新型高性能器件和电路结构，充分发挥硅集成技术的潜力：SOI是最佳选择之一 SOI技术的特点 SOI技术 SOI：Silicon-On-Insulator 绝缘衬底上的硅 SOI(Silicon-On-Insulator: 绝缘衬底上的硅)技术 SOI技术的特点 速度高： 迁移率高：器件纵向电场小，且反型层较厚，表面散射作用降低 跨导大 寄生电容小：寄生电容主要来自隐埋二氧化硅层电容，远小于体硅MOSFET中的电容，不随器件按比例缩小而改变，SOI的结电容和连线电容都很小 SOI技术的特点 功耗低： 静态功耗：Ps=ILVdd 动态功耗：PA=CfVdd2 集成密度高： SOI电路采用介质隔离，它不需要体硅CMOS电路的场氧化及井等结构，器件最小间隔仅仅取决于光刻和刻蚀技术的限制，集成密度大幅度提高 SOI技术的特点 抗辐照特性好： SOI技术采用全介质隔离结构，彻底消除体硅CMOS电路的Latch-up效应 具有极小的结面积 具有非常好的抗软失效、瞬时辐照和单粒子(?粒子)翻转能力 总剂量特性是一个关键的问题 载能粒子射入体硅和SOI器件的情况 SOI技术的特点 成本低： SOI技术除原始材料比体硅材料价格高之外，其它成本均少于体硅 CMOS/SOI电路的制造工艺比典型体硅工艺至少少用三块掩膜版，减少13～20％的工序 使相同电路的芯片面积可降低1.8倍，浪费面积减少30％以上 美国SEMATECH的研究人员预测CMOS/SOI电路的性能价格比是相应体硅电路的2.6倍 SOI技术的特点 特别适合于小尺寸器件： 短沟道效应较小 不存在体硅CMOS电路的金属穿通问题，自然形成浅结 泄漏电流较小 亚阈值曲线陡直 漏电相同时薄膜SOI与体硅器件的亚阈值特性 SOI技术的特点 特别适合于低压低功耗电路： 在体硅CMOS集成电路中，由于体效应的作用，降低电源电压会使结电容增加和驱动电流减小，导致电路速度迅速下降 对于薄膜全耗尽CMOS/SOI集成电路，这两个效应都很小，低压全耗尽CMOS/SOI电路与相应体硅电路相比具有更高的速度和更小的功耗 SOI器件与体硅器件的饱和漏电流之比与电源电压的关系 SOI技术的特点 SOI结构有效克服了体硅技术的不足，充分发挥了硅集成技术的潜力 Bell实验室的H. J. Leamy将这种接近理想的器件称为是下一代高速CMOS技术 美国SEMATECH公司的P.K.Vasudev也预言，SOI技术将成为亚100纳米硅集成技术的主流工艺 应用领域：高性能ULSI、VHSI、高压、高温、抗辐照、低压低功耗及三维集成 SOI技术的挑战和机遇 SOI技术的挑战 1、SOI材料是SOI技术的基础 SOI技术发展有赖于SOI材料的不断进步，材料是SOI技术发展的主要障碍之一 这个障碍目前正被逐渐清除 SOI材料制备的两个主流技术——SIMOX和BOUNDED SOI最近都有了重大进展 SOI技术的挑战 SIMOX材料： 最新趋势是采用较小的氧注入剂量 显著改善顶部硅层的质量 降低SIMOX材料的成本 低注入剂量(~ 4?1017/cm2)的埋氧厚度薄：800～1000? 退火温度高于1300℃，制备大面积(?300mm)SIMOX材料困难 SOI技术的挑战 键合(Bonded)技术： 硅膜质量高 埋氧厚度和硅膜厚度可以随意调整 适合于功率器件及MEMS技术 硅膜减薄一直是制约该技术发展的重要障碍 键合要用两片体硅片制成一片SOI衬底，成本至少是体硅的两倍 SOI技术的挑战 Smart-Cut技术是一种智能剥离技术 将离子注入技术和硅片键合技术结合在一起 解决了键合SOI中硅膜减薄问题，可以获得均匀性很好的顶层硅膜 硅膜质量接近体硅。 剥离后的硅片可以作为下次键合的衬底，降低成本 SOI技术的挑战 SOI材料质量近几年有了惊人进步 生产能力和成本成为关键问题 Smart-Cut技术和低剂量SIMOX技术是两个最有竞争力的技术 SOI将成为继硅外延片之后的下一