单片机原理和应用第二章.pptVIP

（7）SCON寄存器 串行控制寄存器 （8）SBUF寄存器 串行数据缓冲器SBUF用于利用串行口进行发送或接收的数据，在硬件上，实际上由两个独立的寄存器组成，一个是发送缓冲器，另一个是接收缓冲器。 * （9）定时器0和定时器1寄存器 TCON：定时器控制寄存器。 TMOD：定时器方式寄存器。 TL0、TH0：定时器0寄存器。 TL1、TH1：定时器1寄存器。 （10）P0～P3端口寄存器 （11）栈指针SP寄存器 栈指针SP寄存器指示出堆栈顶部在内部数据存储器中的位置。系统复位后，SP初始化为07H，如果不重新设置，就使得堆栈由08H单元开始。但08H～1FH单元属于工作寄存器区，所以在程序设计中，最好把SP的值设置的大一些，一般将堆栈开辟在30H～7FH区域中。SP的值越小，堆栈容量就越大，但最大为128字节。 * （12）数据指针DPTR寄存器 数据指针DPTR由两个8位寄存器DPH和DPL组合而成一个16位专用寄存器，其中DPH为DPTR的高8位，DPL为DPTR的低8位。 3.程序计数器PC 程序计数器PC中存储的是将要执行的指令地址， 是一个16位的计数器。寻址范围达64KB。 * 2.2.2 外部数据存储器 程序计数器PC中存储的是将要执行的指令地址，是一个16位的计数器。寻址范围达64KB。 * * 2.2.3 程序存储器 * 2.2.4 同时扩展ROM和RAM * 思考题： 1. 当80C51同时扩展了程序存储器和数据存储器，并且这两种扩展芯片都共用16位地址线和8位数据线，为什么两个存储器空间不会发生冲突？ 2. 1. 80C51单片机内部RAM低128单元可划分为哪三部分区域，各部分的功能是什么？ * 2.3 单片机并行I／O口 8051单片机有4个I/O端口，每个端口都是8位准双向口，共占32根引脚。每个端口都包括一个锁存器(即专用寄存器P0～P3)、一个输出驱动器和输入缓冲器。通常把4个端口笼统地表示为P0～P3。 * 2.3.1 P0口的结构及特点 P0口的某位P0.n(n=0~7)结构图，它由一个 输出锁存器、两个三态输入缓冲器和输出驱动电路 及控制电路组成。从图中可以看出，P0口既可以作 为I/O用，也可以作为地址/数据线用。 D Q CLK Q MUX P0.n 读锁存器 内部总线 写锁存器 读引脚 地址/数据 控制 VCC T1 T2 P0口引脚 * 1、P0口作为普通I/O口 ①输出时 CPU发出控制电平“0”封锁“与”门，将输出上拉场效 应管T1截止，同时使多路开关MUX把锁存器与输出 D Q CLK Q MUX P0.n 读锁存器 内部总线 写锁存器 读引脚 地址/数据 控制 VCC T1 T2 P0口引脚 * 驱动场效应管T2栅极接通。故内部总线与P0口同相。由于输出驱动级是漏极开路电路，若驱动NMOS或其 它拉流负载时，需要外接上拉电阻。P0的输出级可驱动8个LSTTL负载。 D Q CLK Q MUX P0.n 读锁存器 内部总线 写锁存器 读引脚 地址/数据 控制 VCC T1 T2 P0口引脚 * ② 输入时----分读引脚或读锁存器 读引脚：由传送指令(MOV)实现； 下面一个缓冲器用于读端口引脚数据，当执行一条由端口输入的指令时，读脉冲把该三态缓冲器打开，这样端口引脚上的数据经过缓冲器读入到内部总线。 读引脚之前要向锁存器中写“1”。 D Q CLK Q MUX P0.n 读锁存器 内部总线 写锁存器 读引脚 地址/数据 控制 VCC T1 T2 P0口引脚 * D Q CLK Q MUX P0.n 读锁存器 内部总线 写锁存器 读引脚 地址/数据 控制 VCC T1 T2 P0口引脚 读锁存器：有些指令 如：ANL P0，A称为“读-改-写” 指令，需要读锁存器。 上面一个缓冲器用于读端口锁存器数据。 * D Q CLK Q MUX P0.n 读锁存器 内部总线 写锁存器 读引脚 地址/数据 控制 VCC T1 T2 P0口引脚 准双向口： 从图中可以看出，在读入端口数据时，由于输出驱动FET并接在引脚上，如果T2导通，就会将输入的高电平拉成低电平，产生误读。所以在端口进行输入操作前，应先向端口锁存器写“1”，使T2截止，引脚处于悬浮状态，变为高阻抗输入。这就是所谓的准双向口。 * 2、P0作为地址/数据总线 在系统扩展时，P0端口作为地址/数据总线使用时，分为： P0引脚输出地址/数据信息。 D Q CLK Q MUX P0.n 读锁存器 内部总线 写锁存