数字逻辑第三讲 门电路.pptx

三门电路数字逻辑的物理实现门电路门电路的电气特性集成电路正逻辑与负逻辑 在逻辑电路中，常把电平的高、低和逻辑0、1联系起来，若H=1,L=0, 称正逻辑；若H=0,L=1, 称负逻辑。 在本课程中，一律采用正逻辑。 10R输出信号输入信号S01正逻辑负逻辑数字电路的设计与实现源极 source漏极 drainN沟道Vgs+栅极 gate栅极 gate+Vgs漏极 drain源极 sourceP沟道逻辑系列：TTL系列 和 CMOS系列CMOS逻辑电平VDD = +5.0VVOUTTp15.0VOUT 1 0VINTn0VIN1.53.55.0电压传输特性 CMOS的输入输出关系VDD = +5.0VVCCTpVOUTZVINTnACMOS反相器CMOS与非门VDD = +5.0VZABA BZ0 01 00 11 11110CMOS或非门VDD = +5.0VABZA BZ0 01 00 11 11000非反相门VDD = +5.0VZAVDD = +5.0VVDD = +5.0VABZAZB串联晶体管导通电阻的可加性限制了CMOS门的扇入数物理上的而不是逻辑上的 CMOS电路的电气特性逻辑电压电平直流噪声容限扇出速度、功耗噪声、静电放电漏极开路输出、三态输出VDD = +5.0VVOUTTp15.0VOUT 1 0VINTn0VIN1.53.55.0电压传输特性 CMOS稳态电气特性逻辑电平和噪声容限VOHmin高态不正常状态低态VIHminVILmaxVOLmax逻辑电平规格VCC－0.1V0.7VCC地＋0.1V0.3VCCVOHmin高态不正常状态低态VIHminVILmaxVOLmax直流噪声容限（DC noise margin）多大的噪声会使最坏输出电压被破坏得不可识别30%VCC－0.1V要求有一定的驱动电流才能工作VCCVCCRpRThevVOUTVINZ+ARnVThev 带电阻性负载的电路特性VCC = + 5.0VRp1M?电阻性负载VOLmaxIOLmaxRn输出为低态时 VOUT = VOLmax输出端吸收电流 sinking current能吸收的最大电流 IOLmax （灌电流）VCC = + 5.0VRp电阻性负载VOHminIOHmaxRn1M?输出为高态时 VOUT = VOHmin输出端提供电流 sourcing current能提供的最大电流 IOHmax （拉电流）VCC = + 5.0VVCC = + 5.0VRThevRThev++VThev VThev 输出为高态时，估计提供电流：VOUT = 0VIN = 1输出为低态时，估计吸收电流：VOUT = 1VIN = 0VCC = + 5.0VVCC = + 5.0V400?4k?VOUT 4.31VVOUT 0.24VVIN 1.5VVIN 3.5V200?2.5k?非理想输入时的电路特性输出电压变坏（有电阻性负载时更差）更糟糕的是：输出端电流 ?，功耗 ?扇出（fan-out）在不超出其最坏情况负载规格的条件下， 一个逻辑门能驱动的输入端个数。扇出需考虑输出高电平和低电平两种状态 总扇出＝min（高态扇出，低态扇出）直流扇出 和 交流扇出负载效应 当输出负载大于它的扇出能力时输出电压变差（不符合逻辑电平的规格）传输延迟和转换时间变长温度可能升高，可靠性降低，器件失效XZ+5VXZ1k?ZX不用的CMOS输入端增加了驱动信号的电容负载，使操作变慢不用的CMOS输入端不能悬空VDD = +5.0V电流传输特性iDTpVOUTVINTnvIVDD12电流尖峰和去耦电容器currentspike decoupling capacitorsCMOS动态电气特性 CMOS器件的速度和功耗在很大程度上取决于器件及其负载的动态特性。速度取决于两个特性：转换时间（transition time）传播延迟（propagation delay）互连线延迟逻辑电路的输出从一种状态变为另一种状态所需的时间从输入信号变化到产生输出信号变化所需的时间VCC = + 5.0VRpRL+CLVLRn转换时间 上升时间tr 和 下降时间tf 晶体管的“导通”电阻寄生电容（stray capacitance）电容两端电压不能突变在实际电路中可用时间常数近似转换时间VINVOUT传播延迟信号通路：一个特定输入信号到逻辑元件的 特定输出信号所经历的电气通路。功率损耗静态功耗（static power dissipation） 漏电流 (Leakage Current)动态功耗（dynamic po