UART原理及接收模块设计原理.docxVIP

UART原理 2.1 UART的通信原理 UART即通用异步收发器，是一种串行通信方式。数据在传输过程屮是通过一位一?位地 进行传输来实现通信的，串行通倍方式具有传输线少，成本底等优点，缺点是速度慢。串行 通信分为两种类型：同步通信方式和杲步通信方式。但一般多用界步通信方式，主要因为接 受和发送的时钟是可以独立的这样冇利于增加发送与接收的灵活性。异步通信是一个字符接 着一个字符传输，一个字符的信息由起始位、数据位、奇偶校验位和停止位组成。每一个字 符的传输靠起始位來同步，字符的前面一位是起始位，用下降沿通知收方开始传输，紧接着 起始位之后的是数据位，传输时低位在询髙位在后，字符本身由5?8位数据位组成。数据位 后而是奇偶校验位，最后是停止位，停止位是用高电平来标记一个字符的结束，并为下一个 字符的传输做准备。停止位后面是不同长度的空闲位。停止位和空闲位都规定为高电平，这 样可以保证起始位有一个下降沿。UART的帧格式如图2.1所示。 0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1 起始位 数 据 位 校验位 停止位 空闲位 图2.1 UART的帧格式 Figure 2.1 The frame format of UART UART的帧格式包括线路空闲状态（idle,高电平）、起始位（startbit,低电平）、5?8 位数据位（data bits）＞校验位（parity bit,可选）和停止位（stop bit,位数可为1、1.5、2位）。 在申口的异步通信屮，数据以字节为单位的字节帧进行传送。发送端和接收端必须按照 相同的字节帧格式和波特率进行通信。其中字节帧格式规定了起始位、数据位、寄偶效验位、 停止位。起始位是字节帧的开始。使数据线处于逻辑0状态，用于向接收端表明开始发送数 据帧，起到使发送和接收设备实现同步。停止位是字节帧的终止，使数据线处于逻辑1状态。 用于向接收端表明数据帧发送完毕。波特率采用标准速度9600bit/s。 这种格式是由起始位和停止位来实现字符的同步。UART内部一般有配置寄存器，可以 配置数据位数(5?8位)、是否冇校验位和校验的类型、停止位的位数(1, 1.5, 2)等设 置将发送器和接收器模块组装起来，就能较容易地实现通用异步收发器总模块，而旦硬件实 现不需要很多资源，尤其能较灵活地嵌入到FPGA/CPLD的开发小。 2.2 UART的结构 UART的设计采用模块化的设计思想，主要分为3个模块：数据发送模块、数据接收模 块及波特率发生器控制模块。发送模块实现数据由并行输入到串行输出，接收模块实现数据 由串行输入到并行输出，波特率发牛器模块控制产牛UART时钟频率。 图2.2 UART的典型结构图 Figure 2.2 The typical structure of UART 从图中可以看出UART主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和 接收部分组成n控制逻辑一般是由MP即微处理器模块实现，图中的对象器件一般指和CPU 进行通信的外围串行通信设备类打印机等。 连线采川最简单的3线制连接模式，即只需要两根信号线和一根地线來完成数据收发。 而FPGA只需要选择两个普通I/O引脚分别与接口芯片MAX3232対应引脚T2IN、R20UT相 连即可完成将串口电平转换为设备电路板的工作电平，即实现RS-232电平和TTL/CMOS电 平的转换。一个MAX3232芯片可以支持两个串口的电平变换，我们选择其中的一组接口， 图中的4个电阻可以省去。在电路屮加入了0Q的跳线电阻，是为了在这组接口出故障时可以 方便地跳线，使用另一纽接口。 3 UART模块设计 3.2接收模块 3.2.1接收模块的实现方法 串行数据帧和接收时钟是异步的，发送来的数据由逻辑1变为逻辑0可以视为一个数据帧 的开始。接收器先要捕捉起始位，在rdn信号有效的条件下，由rxdHH与rxd2相与，启动接收 程序，计数器开始计数，数据从rxd[7..O]串行输入，山接收移位寄存器rsr[7..O]逐位移位接收, 并在接收完成时传送给接收缓冲寄存器rbr[7..O],最示，接收缓冲寄存器rbr[7..O]将接收的数 据传送至dout[7.,0],由它并行输出。确定rxd输入由1到0,逻辑0要8个CLK16时钟周期，才是 正常的起始位，然后在每隔16个CLK16时钟周期采样接收数据，移位到输入接收移位寄存器 rsr,最后输出数据douto还要输出一个数据接收标志信号标志数据接收完。 当rdn为0的情况下，接收器才开始接收数据，而数据山接收移位寄存器传给接收数据缓 冲器主要由no bits sent信号控制。当no_bits_sent==0时SDO的值为0,就是数据的起始位， 当no bits_sent=l, 2, 3