半导体制造流程.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
流 理 Wafer Fabrication Wafer Fab Wafer Probe Packaging Initial Test and Final Test 理Front End Back End 理 理路 邏金 理Microprocessor 例 理數 數度 度 量 Particle Clean-Room 理 類不理 Cleaning 行Oxidation 沈行 離路 Wafer Fab 粒 Die 不 粒 Probe 不粒 Ink Dot Wafer Probe 粒 粒粒立粒 粒類 Sort 不Die Bank 不粒 IC IC Packaging 利粒 路 Integrated Circuit IC 了路 路路 拉Pin 路連 了IC 粒例 率度度 IC 不Bin Bin Splits Bin IC Burn-In Brand 降Downgrading 度爐金 來 MeltDown 狀 1420 度度 參數量若率來 降率 Neck Growth 度1.0.0拉 6mm 拉 10-20cm dislocation 零dislocation-free Crown Growth 降拉度 Body Growth 利拉度來不來 度 輻輻 度度拉降 Tail Growth 度 力滑 切理 了切切 行切連串理 理 切Slicing 來切狀葉 粒 切不利切更切 離裂 切度 度 bow 度 warp 了切度力狀利 度 Edge Polishing 切切利料 易裂 不度 更粒來 理磊度 數 切狀 Lapping 切輪 行理度 Etching 力damaged layer 兩 Gettering 利利IC Polishing 兩 Edge Polishing 降粒 particle 度 不行 Surface Polishing 理度 10-20 留度IC NaOH , KOH , NH4OH 力來 理 理Cleaning 爐 Furnace Oxidation 數SiO2 1000A 2000A Si3N4 沈Chemical Vapor Deposition CVP 沈Deposition 行Lithography Photoresist 利Etching 留路 離Ion Source 行Ion Implantation Photoresist Scrip 行路 Word Lines 立行金Metallization 金便 連 行理量 Inspection and Measurement 路 量 FAB 1 利 路 易 (;lithography) (pattern)(dimension)路(routing) ,.度 路 IC 立 數 Patterning 來 photolithography 說 1. 良 2. 度 3. 度 4. 5. 不 量 數 30-60 度 率 率 率exposure 利來 率 Development 不 不 率 類 降率 類來 pattern : 1. 2.(): 90 ~ 100 度C ~ 30 min ~~o 3. 4.: 200 度C ~ 30 min ~~更,不 o 料: 1.(photoresist) 2.(mask) 3.(mask aligner) 4.(exposure source) 5.(develope solution) 6.(heating oven) : 1.: 2.:留 : 1.見 4000 ~ 7000 2. 4000 ( 0.25u

文档评论(0)

136****3783 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档