异步SRAM的乒乓缓存控制器的分析和探讨.doc

异步SRAM的乒乓缓存控制器的分析和探讨 基于异步SRAM（IS61LV25616AL）的乒乓缓存控制器设计 摘要：本文在研究FPGA的特点与VHDL语法结构及其优点的基础上，为解决大容量数据的缓存，针对FPGA中内部Block RAM有限的缺点，分析比较了FIFO、双口RAM、乒乓缓存结构几种电路的优缺点，提出了将FPGA与外部SRAM（IS61LV25616AL）相结合来改进设计的方法。讨论了乒乓缓存控制器的结构和原理以及实现， 而其核心的就是乒乓缓存控制器（包括读地址产生器，写地址产生器和数据切换电路，实现存储矩阵的行－列转置，读出数据的并－串转换）。还介绍了在QuartusⅡ6.0开发平台上，以FPGA开发板为基础进行了仿真和调试。通过调试证明该系统可以作为后续进一步开发扩展使用。 关键词：FPGA；SRAM；乒乓缓存控制器；数据存储  The Design of Ping-pang Cache Controller Based on Asynchronous SRAM(IS61LV25616AL) Abstract：Based on the advantage of a programmable logic device， the character of FPGA， the grammatical structure and advantages of VHDL are introduced， in order to solve the cache of large capacity data storage， aim at the limited shortcoming of internal Block RAM in FPGA ，some advantages and disadvantages about FIFO， Dual Port RAM， ping-pong buffer circuit structure are analyzed and compared. This paper put forward the improvement method that combines FPGA to the external SARM， and discuss the ping-pong cache controller structure and principles. Its core is the ping-pong cache controller (including the Read addresses generator， write address generator and data switching circuit; the realization of the Storage Matrix transposition， and the data-conversion Series).The QuartusII6.0 platform, simulation and debug are introduced .Through debugging，it is proved that the system could be further developed as a follow-up extensions. Key words：Field Programmable Gate Array (FPGA)， Synchronous Random Access Memory（SRAM），ping-pang cache controller， data storage 目 录 第1章 绪 论 1 1.1 论文选题的背景及研究意义 1 1.1.1 论文选题背景 1 1.1.2 论文选题目的及其意义 3 1.2 论文的主要结构 3 第2章 可编程逻辑器件与VHDL语言 5 2.1 可编程逻辑器件 5 2.1.1 可编程逻辑器件的优点 5 2.1.2 FPGA与CPLD的比较 5 2.1.3 FPGA的工作原理及结构 6 2.2 VHDL简介 8 2.2.1 采用VHDL的原因 9 2.2.2 VHDL语句结构与语法 10 第3章 SRAM介绍 12 3.1 SRAM的分类 12 3.2 IS61LV25616AL功能简介 14 3.3 小结 15 第4章SRAM乒乓控制器的设计实现 16 4.1设计方案的确定 16 4.2 乒乓的处理系统结构 16 4.3 乒乓缓存结构的原理及特点 17 4.4 SRAM乒乓缓存控制器的理论设计 18 4.5 乒乓存储器的具体实现 19 4.5.1时钟的控制 19