网站大量收购闲置独家精品文档,联系QQ:2885784924

集成电路工艺技术培训教材(PPT 72页).ppt

集成电路工艺技术培训教材(PPT 72页).ppt

  1. 1、本文档共72页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
* 外延后图形严重畸变 对于(111)晶片,取向对畸变影响很大 畸变小 畸变严重 * 轻微畸变使图形边缘模糊,使光刻困难 轻微畸变 水平方向变宽,光刻机不能识别 * 硅源中氯原子的含量上对shift的影响 * 温度对shift的影响 * 生长速率对shift的影响 * 减少畸变和漂移的方法 选用低氯的源。 温度升高畸变减少 降低外延压力(采用减压外延) 降低生长速率(减少氯含量) 对于(111)取向偏离3-4o(向最近的110方向) 增加H2流量 * 2. 掺杂与自掺杂 D总掺杂=D掺杂+D自掺杂 当D自掺量D掺杂时影响不大 当D自掺杂与D掺杂接近时,影响就明显,甚至难控制。 * 外延过程自掺杂的停滞层解释 在外延过程中衬底表面由于原子间的引力, 有一个停滞层, 衬底中重掺的杂质被吸附在停滞层, 沉积时以自掺杂进入外延层中。 停滞层 衬底 * 外延过程中气流和杂质的走向 * 具体案例: 重掺衬底使外延电阻率降低 .自掺杂量的估算: 在重掺锑的N+衬底上外延 本征外延:陪片ρ100Ωcm N+ ρ=18-26Ωcm 掺杂外延: DN=60cc 陪片ρ=11Ωcm N=4.4*1014 N+ ρ=7Ωcm N=5.5*1014 自掺杂量: ?=1.1*1014 * 不同的加热方式可以产生不同的自掺杂结果 1.感应加热的特点是基座的温度高于硅片温度,外延过程使基座上的硅向硅片背面转移,使重掺衬底的杂质封住,减少自掺杂。 2.红外加热的相反:硅片的温度高于基座,外延时硅片背面的硅和杂质原子在向基座转移过程中跑出来形成自掺杂。 所以红外加热要比感应加热自掺杂要严重,过渡区也差一些 T2 T3 T4 基座温度T1 T1T2T3T4 感应加热 * 外延的过渡区 1) 过渡区的定义: 在外延与衬底界面 外延电阻率差二个 数量级 2) 过渡区宽度对器件的影 响:过渡区小---好 3) 影响过渡区的因素: a衬底外扩散 b自掺杂 c外延主掺杂 c b a * 以P/P+为例减少自掺杂的试验 外延条件 外延结果 1.衬底电阻率 0.01 ΩCM 40 ΩCM 0.023 95 2.予烘烤问题 1220oC 95 1200 85 1180 65 3.沉积速率 1.5μ/M 90 1.0 75 0.5 36 4.沉积温度 1060oC 95 1080 50 1100 6 5.背封 1μ SIO2 150 * 减少自掺杂的方法 背封 掺sb的衬底比掺As的自掺杂小 不同外延炉自掺杂不同 减压外延 采用大量的H2赶气,可减少自掺杂 采用二步法外延 * 3.外延表面缺陷 常见缺陷有:层错、位错、滑移线、雾、小丘、桔皮状、边缘凸起、表面颗粒等 造成原因: 表面有损伤层,易产生层错 与(111)取向偏离小于0.5o,易产生乳凸状小丘 硅片受热不均匀,易产生滑移线 外延系统漏气易产生白雾 硅片表面不洁,或反应室脏易产生颗粒 * 1)层错 产生原因:衬底 表面有损伤,或 不干净 减少层错的方法: 用HCL腐蚀衬底 表面去除损伤层 及清洁硅片表面 * 表面颗粒: 与外延系统及衬

文档评论(0)

138****8882 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:7162041115000004

1亿VIP精品文档

相关文档