数字系统设计与VHDL实验授课计划(11级本科).docVIP

PAGE 河南工程学院 实验授课计划表 2013-2014学年度第 2 学期 课程名称 数字系统设计与VHDL 授课班级 电子科学与技术1141，1142 电气工程及其自动化1141，1142 任课教师 瓮嘉民 开课单位 电气信息工程学院 填表日期：2014年 2 月15 日 数字系统设计与VHDL实验授课进度安排 周次 月 日 教学进度 课时 教 学 目 的、要 求 教学 方式 3 实验一 2 QuartusⅡ6.0/9.0快速入门 上机 7 实验二 2 含异步清0和同步时钟使能的4位加法计数器 上机 8/11 实验三 2 LPM的使用方法 上机 11/15 实验四 2 用状态机实现对ADC的采样控制电路设计 上机 注：电科1141/1142 第3、7、11周四1、2节进行，第8周四中午进行； 电气工程1141/1142 第3、7、11、15周四3、4节进行 实验一 QuartusⅡ6.0/9.0快速入门 1.实验目的 通过此实验让学生逐步了解、熟悉和掌握FPGA开发软件Quartus II的使用方法及Verliog HDL的编程方法。 本实验力求以详细的步骤和讲解让读者以最快的方式了解EDA技术开发以及软件的使用，从而快速入门并激起读者对EDA技术的兴趣。 2.实验内容 MagicSOPC实验箱上有8个发光二级管LED1-LED8，其硬件原理如图1.25所示。 PowerSOPC-2C35核心板上的LED1-LED8与主板上的LED1-LED8是共用FPGA管脚的，分别与FPGA(EP2C35F672C8)的R5、P9、P7、P6、P3、P8、R6和 本实验的内容是建立可用于控制LED亮/灭的简单硬件电路，要求点亮MagicSOPC实验箱上的4个发光二极管（LED1、LED3、LED5和LED7）。具体包括： 使用Quartus II建立工程； Quartus II工程设计； 设置编译选项并编译硬件系统； 下载硬件设计到目标FPGA； 观察LED的状态； 3.实验原理 FPGA器件同单片机一样，为用户提供了许多灵活独立的输入/输出I/O口（单元）。FPGA 每个I/O口可以配置为输入、输出、双向I/O口、集电极开路和三态门等各种组态。作为输出口时，FPGA哦I/O口可以吸收最大为24mA的电流，可以直接驱动发光二级管LED等器件。所以只要正确分配并锁定引脚后，在相应的引脚上输出低电平“0” 4.实验步骤 1）使用Quartus II建立工程 每个开发过程开始时都应建立一个Quartus II工程，Quartus II是以工程的方式对设计过程进行管理，Quartus II工程中存放创造FPGA配置文件需要的所有设置和设计文件。 打开Quartus II软件并建立工程 选择开始程序AlteraQuartus II 7.0Quartus II 7.0（32-Bit）打开Quartus II 9.0软件 选择FILENew Project Wizard 来新建一项工程，注意不要把New误认为New Project Wizard...。 单击Next进入新建工程路径、名称、顶层实体指定对话框。 工程名与顶层实体名同名为led_test。 接着单击Next进入添加文件对话框。 单击Finish，完成新建工程的建立。 （2）建立文本编辑文件 在创建一个设计工程以后，选择FileNew打开新建文件对话框，在新建文件对话框中选择Verilog HDL File，按OK建立一个空的Verilog HDL文件，缺省名为Verilog1.v，最后选择FileSave As改名为led.v或led1.v并保存。 2）Quartus II 工程设计 在第一步中已经建立好了Quartue II工程文件，现在要对Quartue II工程进行编程设计。 （1）在 Verilog HDL 文件中编写源程序 在新建在Verilog HDL源程序文件输入程序代码并保存。完整的Verilog HDL编程参考程序清单3.1。（注意：程序的模块名应与文件名一致）。 （2）分配FPGA引脚 本实验中各引脚的命名以及与目标FPGA器件引脚号的关系如表3.1所列。 表3.1 引脚锁定方法 信号 引脚 信号 引脚 信号 引脚 信号 引脚 led[0] R5 led[2] P7 led[4] P3 led[6] R6 led[1] P9 led[3] P6 led[5] R8 led[7] T3 3）设置编译选项并编译硬件系统； 4）下载硬件设计到目标FPGA 成