数字计数器设计---数字逻辑课程设计.docVIP

PAGE 10 系统概述 实验的目的与要求 1.1.1实验目的 1. 了解数字计时器的组成及工作原理； 2. 熟悉中规模集成电路的应用； 3. 掌握数字计时器的设计和实验； 4. 了解简单数字系统实验，调试及故障排除的方法。 1.1.2 实验要求 1. 根据设计任务要求，综合运用数字电子技术课程中所学到的理论知识与实践技能独立完成设计课题。 2. 根据课题参考书籍，通过独立思考，深入研究课程设计中遇到的问题，培养自己分析、解决问题的能力。 3. 进一步熟悉常用电子器件的类型和特性，掌握合理选用的原则。 4. 学会电子电路的连线安装和调试技能。 1.2 实验设计任务 1.2.1 设计任务内容 要求设计一个数字计时器，可以完成0分00秒-9分59秒的计时功能且及时准确，并在控制电路的作用下具有开机清零、快速校分、整点报时的功能。 数字计时器的设计过程 2.1 总体电路的草图与元件的选择 2.1.1 总体方案的设计草图 显示显示显示 显示 显示 显示 整点报时 整点报时 译码译码译码 译码 译码 译码 秒个计数秒十计数分计数 秒个计数 秒十计数 分计数 秒脉冲发生电路校分电路 秒脉冲发生电路 校分电路 图 2.1 2.1.2 单元电路的选择 数字计时器主要由译码显示器、分计数器、秒计数器、秒脉冲发生电路、校分电路以及整点报时电路组成。“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，作为“分计数器”的时钟脉冲。“分计数器”采用十进制计数器，电路显示最大到9分59秒，通过LED七段显示器显示出来。 秒的个位与分的个位用十进制加法计数器7490来实现。（如图 2.2） CKA接外脉冲信号，CKB接输出端QA，实现十进制加法计数；7490有异步清零功能（R01,R02控制）和置数功能（R91,R92控制） 秒的十位用六进制/十二进制计数器7492来实现。（如图 2.3） CLKA’接外脉冲，CLKB’接进位信号，实现六进制加法计数；R01、R02同为1时，实现异步清零。 图 2.2 图2.3 秒脉冲发生电路元件： 用555定时器构成的多谐振荡器产生秒脉冲，f=1HZ。（如图 2.4） 图2.4 频率f=1.43/（R1+2R2）C，通过调节电阻、电容的值就可以得到不同频率的脉冲信号。 校分电路元件：二输入与非门、电阻以及开关 整点报时电路元件：二输入与门与扬声器 2.2 单元电路的连接方法 2.2.1 计数器 1.秒个位的实现电路（如图 2.5） CKA外接秒脉冲信号，QD向秒十位输出进位信号 图 2.5 2.秒十位的实现电路（如图 2.6）CKA外接秒脉冲信号，CKB接秒个位的输出QD 图 2.6 3.整个计数电路的实现（如图2.7） 图 2.7 “分计数器”的CKB接自身的输出QA，CKA接秒十位的输出QD产生的进位信号，整个电路就可实现0分00秒——9分59秒的计时。 2.2.2 秒脉冲发生器 利用555定时器构成的多谐振荡器（如图 2.8）产生秒脉冲,即f=1HZ。 2.2.3 校分电路 当刚接通电源或计时出现误差时，都需要对时间进行校正。（如图 2.9） 2.2.4 整点报时电路 每计时十分钟，报时一次（如图 2.10）可接扬声器发声报时，我用灯的熄灭显示。 图 2.10 图 2.8 图 2.9 关键电路的实现与调试 3.1 电路的布线连接 3.1.1 各个模块电路图 1.计数器（如图 3.1） 图 3.1 1）从左到右，分别是分个位、秒十位、秒个位，输出分别接到LED七段显示器，显示当前的计数状态。秒十位的CLKA’和秒个位的CKA都接外部的脉冲信号，秒个位的CKB接自身的输出QA构成十进制计数器；秒十位的CLKB’接低位的进位信号，即秒个位的输出QD，从而实现六十进制的输出；分个位的CKA接低位的进位信号（秒十位的输出QD），CKB接自身的输出QA，实现十进制计数；各清零端（R01，R02）和置数端（R91，R92）都不接，正常情况下让计数器一直处于计数状态。当外接上秒脉冲信号后整个电路从0分00秒开始计时，最大到9分59秒。 2）再在异步清零端（R01，R02）添加上开关，实现开机清零功能。（如图3.2） 2