基于边界扫描的混合信号电路可测性结构设计.docxVIP

基于边界扫描的混合信号电路可测性结构设计 苏波1, 2时间:2012年12月05 口來源：电子技术应用2012年第10期 关键词:可测性设计边界扫描混合信号 摘 要：在深入研究1EEE1149. 1及1EEE1149.4标准的基础上，设计并实现了符合标准的混合信号电路边 界扫描可测性结构各组成部分，包括测试访问口控制器、数字边界扫描单元、模拟边界扫描单元、测试总 线接口电路及测试寄存器；构建验证电路进行了测试验证。测试结果表明，所设计的混介信号电路可测性 结构是可行的，并可以应用到混合信号电路中提高电路的可测试性。 关键词：可测性设计；边界扫描；混合信号 随着超人规模集成电路、表血贴装元件、叠层多芯片模块及高密(多层)印制电路板PCB(PrintedCircuit Boards)等的发展与广泛应用，现代微电子技术正明着高密度、高速度、高可靠和微型化方向飞速发展⑴。然而，电路的规模剧增而物理尺寸锐减，导致了测试面临越来越多的问题，由此引发了对新测试方法的探索。文屮对基于边界扫描技术的可测性结构展开研究。分模块设计符合IEEE 1149. 1及1EEE1149.4标准［2-3］的可测性结构各个组成部分，包括测试访问口 TAP (Test Access Port)控制器、数字边界扫描单元、模拟边界扫描单元、测试总线接口电路及测试寄存器。 1 IEEE1149. 4 标准 IEEE1149. 4标准继承了 IEEE1149. 1标准的设计思想，它在模拟管脚上施加与数字边界扫描单元(DBM) 相似的模拟边界扫描单元(ABM),将它们与数字边界扫描单元一起依次串联成边界扫描寄存器链,为测试 指令和数字测试数据提供串行移位通路。为满足模拟管脚测试的要求，标准专门在芯片内部添加了两条内 部模拟测试总线即AB1、AB2。齐模拟边界扫描单元通过概念开关与内部模拟测试总线和连，内部模拟测试 总线上的模拟信号可在测试总线接口电路(TBIC)的控制下，与模拟测试接口 (ATAP)通信。而模拟测试 接口则是外界模拟信号源、模拟测试响应处理器与模拟边界扫描器件的接口，这就构成了一条虚拟探针形 式的模拟信号通路，外界模拟测试信号可通过这条模拟信号通路施加到某一模拟管脚上，模拟管脚上的模 拟数据也可通过这条模拟测试通路输出到外界，由模拟测试响应处理器处理。模拟测试总线、模拟测试边 界扫描单元以及模拟测试接口构成TEEE1149. 4标准的主要特征。 混合信号器件的边界扫描结构由边界扫描测试接口(TAP)、边界扫描测试控制部件、测试总线接口电 路(TBIC)和边界扫描测试单元(包括DBM和ABM)组成,如图1所示。 數字边界扫描 单元I)BM蟆拟边界口描 单兀ABM樓拟ATI 數字边界扫描 单元I)BM 蟆拟边界口描 单兀ABM 樓拟 ATI】测试 A］端口 ATAP 2混合信号电路可测性结构设计 1EEE1149. 1及1EEE1149.4标准中对混合信号电路可测性结构做了比较详尽的论述,对于如何实现这 种结构提出了指导性的规范。通过分析TEEE1149. 1及TEEE1149.4标准可知，混合信号电路可测性结构主 要由TAP控制器、数字边界扫描单元(DBM)、模拟边界扫描单元(ABM).测试总线接口电路(TBIC)及 测试寄存器构成。分别实现各个纽成部分，设计出标准接口，以便在混合信号电路的可测性设计中调川。 在实现方式上，可测性结构测试逻辑部分采用VIIDL语言进行描述，并在Model Technology公司ModelSim6. 1 仿真调试软件及Synplify7. 5髙质量综合软件等工具上开发实现。 2. 1 TAP控制器设计 TAP控制器是整个混合信号可测性结构的核心部分，它在由IEEE1149.4接口输入的测试控制信号TMS 和测试时钟TCK的控制下产生混合信号测试所需的各种状态，并发出所需的控制信号。TAP控制器生成各 种测试控制信号如图2所示,这乌控制信号用來控制指令寄存器、数据寄存器以及控制一些端口的选通。图 中所示的由TAP控制器生成的各种控制信号用來给指令及数据移位提供时钟，H余的辅助状态实现测试数 据准备、测试等待等操作。 图2 TAP控制信号 TAP控制器的核心是一个16状态的状态机，每个状态对应生成控制信号。为了能获得可综合的、高效的VHDI■状态机描述，设计中使用多进程方式来描述状态机的内部逻辑，一个进程描述时序逻辑，包括状态寄存器的工作和寄存器状态的输出；另一个进程描述组合逻辑，包插进程间状态值的传递逻辑以及状态转换值的输出。 2. 2 DBM单元设计 数字边界扫描单元冇多种实现方式，文中对于输出数字边界扫描单元采用如图3所示的结构实现。虽然该结构不是最优的，但是它严格遵守了标准的最低要求且硬件开销小。 图