利用拨码开关控制点阵进行十进制数字显示.docxVIP

利用拨码开关控制点阵进行十进制数字显示.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
中北大学 课程设计说明书 学生姓名: 范林江 学 号: 0706024148 学院: 电子与计算机科学技术学院 专业: 微电子学 题目: 利用拨码开关控制点阵进行十进制数字显示 指导教师: 王红亮 职称: 讲师 2010年6月25日 TOC \o 1-5 \h \z 课程设计冃的 2 \o Current Document 课程设计内容及要求 2 1设计内容 2 2.2设计要求 2 \o Current Document 设计方案及实现情况 2 1设计思路 2 3. 2工作原理及框图 2 3.3各模块功能描述 3 3.4仿真结果 12 3. 5试验箱验证情况 13 \o Current Document 4课程设计总结 13 \o Current Document 5.参考文献 14 1、 课程设计目的 (1) 学习操作数字电路设计实验开发系统,掌握点阵显示的丁作原理及应用。 (2) 掌握组合逻辑电路、时序逻辑电路的设计方法。 (3) 学习掌握可编程器件设计的全过程。 2、 课程设计内容和要求 2.1、 设计内容 用VHDL语言编写程序,使拨码开关控制点阵显示十进制数字。 2.2、 设计要求 学习掌握列扫描控制模块、点阵显示模块的工作原理及应用; 熟练掌握VIIDL编程语言,编写点阵显示模块; 仿真所编写的程序,模拟验证所编写的模块功能; 下载程序到芯片中,硬件验证所设置的功能,能够实现十进制数字的显示; 3、 设计方案及实现情况 3.1、 设计思路 采用模块化的设计思想,将整体分为几个模块,有不同的程序实现不同的模块功能, 并且各个模块之间保持相对独立,有利于针对不同的功能模块进行调试,以便增加整个系 统的成功率。基于这种设计思想,对本次课程设计题冃分为列扫描控制模块示和点阵显示 模块。将拨码开关的状态通过FPGA的控制,再用FPGA控制LED点阵上显示数字。 3.2、 工作原理及框图 (1) 工作原理 将拨码开关状态设置为四位二进制数,与十进制数相应,控制要显示的数字,选择出 显示该数字程序,时钟信号使列扫描从第0列到第十五列重复扫描,在显示模块屮写入一 的对应的LED变亮,写入0的不亮,这样就可以显示相相应的数字。因为用四开关控制数 字的人小,有可能会人于9,因此对于人于9数LED灯都不亮。 (2) 设计框图 开始 开关输入数字 第0列开始扫描 如果扫描到重第十五列 图1设计框图(3)系统连接图ch[3..O]CORACH £ :3 ?? 图1设计框图 (3)系统连接图 ch[3..O] CORA CH £ :3 ?? 0] Q £ X5 ?? 0;] SE I. £ 3 ?? 0] ;2 sel[3..O] CLK Q[3. . O] CNTA 图2系统连接图 3各模块功能描述 (1)列扫描控制模块 用时钟信号产生一个四位二进制数,将其与列选通信号相连,由于列选通信号为一 4-16译码器的输III, 4位二进制数计器从0到15循环重复计数,因此从点阵第0列到第 15列进行重复的逐列扫描。 CNTA CLK X— CLK Q [ 3 ?? 0丁 T Q [ 3 ?? 0丁 图3列扫描控制模块图 library ieee; use ieee. std_logic_l164. al 1; use ieee.std logic unsigned.all; entity cnta is port(elk:in std_logic; q:out std_logic_vector(3 downto 0)); end cnta; archi tecture cnt_arc of cnta i s begin process(elk) variable tmp:std_logic_vcctor(3 downto 0); begin if elk event and elk二T‘ then if tmp=/z 1111,z then tmp:二〃0000〃; else tmp:二tmp+1; end if; end if; q〈二tmp; end process; end cnt_arc; (2)点阵显示模块 在程序中写出十进制数的字型码,根据输入的数字选择出相应的字型马显示,再进行 逐列扫描,根据各点设置的0和1显示岀相应的数字,由于是十进制对于大于九的数字 不显示。 CORA OJ CH [ 3 . . O] Q [ X5 .? O] Q [ JL5 . . O] OJ SE L [ 3 . . O] 图4点阵显示模块图 library ieee; use ieee.std_logic_1164. all; use ieee.std logic unsigned.all; entity cora is p

文档评论(0)

ggkkppp + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档