实时时钟电路设计.docxVIP

Jiangxi Science Technology Normal University 《专业设计实训（二）》可调数字电子钟的设计与制作实训手册 08 08电信（职髙） 姓 名： 学 号: 班 级: 实训地点: 指导教师: 贺凤理工楼 占华林 通信与电子学院编制 11年 6月 11 H 一、 设计目的 熟悉集成电路的引脚安排 掌握个芯片的逻辑功能及使用方法 了解实验台 了解数字钟的组成及工作原理 熟悉数字钟的设计与制作 二、 设计要求 时间以24小时为一个周期：显示时和分；有校时功能，可以分别对 时及分进行单独校时，使其校正到标准时间；直接由单片机内部定时 来表针时间的基准信号。 三、 设计原理 1、1602液晶显不屏  管脚功能 引脚说明 1602字符型LCD通常有14条引脚线或16条引脚线的LCD,多出来的2条线是背光电源线 VCC（15脚）和地线GND（16脚），其控制原理与14脚的LCD完全一样，其中： 引脚 1 符号 VSS 功能说明 一般接地 2 VDD 接电源（+5V） 液晶显示器对比度调整端，接正电源时对比度最弱，接地电源时对比度最高 3 V0 （对比度过高时会产生“鬼影”，使用吋可以通过一个10K的电位器调整对比 度）。 4 RS RS为寄存器选择，高电平1吋选择数据寄存器、低电平0时选择指令寄存器。 5 R/W R/W为读写信号线，高电平（1）吋进行读操作，低电平（0）时进行写操作。 6 E E（或EN）端为使能（enable）端，下降沿使能。 7 DB0 低4位三态、双向数据总线0位（最低位） 8 DB1 低4位三态、双向数据总线1位 9 DB2 低4位三态、双向数据总线2位 10 DB3 低4位三态、双向数据总线3位 11 DB4 高4位三态、双向数据总线4位 12 DB5 高4位三态、双向数据总线5位 13 DB6 高4位三态、双向数据总线6位 14 DB7 高4位三态、双向数据总线7位（最高位）（也是busy flag） 15 BLA 背光电源正极 16 BLK 背光电源负极 寄存器选择控制表 RS R/W 操作说明 0 0 写入指令寄存器（消除屏等） 0 1 读busy flag （DB7）,以及读取位址计数器（DB0~DB6）值  1 0 写入数据寄存器（显示各字型等） 1 1 从数据寄存器读取数据 注:关于E=H脉冲——开始时初始化E为0,然后置E为1,再清0. busy flag（DB7）： 在此位为被清除为0时，LCD将无法再处理其他的指令要求。 RS R/W E 写操作时序:DB0-DB7 写操作时序: 1 RTC结构特点 实吋时钟的基本功能是保持跟踪时间和日期等信息，但许多RTC 还提供有多种附加功能，女口：看门狗定时器、系统复位、非易失存储 器（NVRAM）、序列号、方波输出、涓流充电等。因此，在进行电路 设计时，选择RTC芯片出了需要考虑其时间和日期跟踪功能外，通常 还需要针对具体应用来对 RTC的功能、成本、尺寸等要求进行综合考虑。 1.1接口方式 从接口要求入手选择RTC可以大大缩小芯片的选择范围。RTC芯 片提供有多种接口方式，其中并行接口可实现存储器的快速访问或有 较大的存储容量，适合于那些对价格、尺寸要求不是很荷刻的系统， 许多采用并行接口的实时时钟芯片还与晶振和电池封装在一起构成 一个完整的时钟模块，从而简化了硬件设计。并行接口包括复用总线 （数据与地址总线复用）和独立的地址、数据总线。一般用于时间保 持的NV RAM都采用与SRAM相同的控制信号，并可以方便地与常用的 微处理器容量。另外，有些Phantom实时时钟还将时钟数据隐含在备 片的通信速率一般较低，因而比较适合便携式产品。这类芯片通常包 括1-Wire接口、2线、3线、4线或SPI接口，而许多处理器也包括 2线或SPI接口，当然，也有些处理器（如8051及其派生产品）则 支持复用的地址和数据总线 有些时间保持NV RAM模块利用时钟来控制IC和SRAM,出厂时，振 荡器处于禁止状态、SRAM与电池断开，只有模块在主电源供电并第 一,使用时应确保环境温度不要超出+85°C。 1. 1晶振与精度 晶体振荡器在固定频率振荡器中能够提供较高的精度，绝大多数RTC 采用32. 768kHz的晶体，晶体振荡器输出经过分频后会产生1Hz的基 准来刷新吋间和日期。RTC的精度主要取决于晶振的精度，温度变化 时，音叉晶振所具有的抛物线型的频率响应特性曲线如图1所示，2 3ppm的温漂大约每月产生1分钟的时钟误差。晶振一般在特定的电 容负载下，其调谐振荡在正确的频点，而当晶振调谐于12. 5pF负载 的RTC电路中时，使用6pF负载的晶振将会使时钟变快。Dal las Se mi conducto