半导体器件物理制造工艺.ppt

集成电路制造工艺 图形转换：将设计在掩膜版(类似于照相底片)上的图形转移到衬底上。 掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等。 制膜：制作各种材料的薄膜。 硅片准备 光刻 （Lithography） 图形转移：将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上。 光刻三要素：光刻胶、掩膜版和光刻机 –光刻胶又叫光致抗蚀剂，它是由光敏化合物、 基体树脂和有机溶剂等混合而成的胶状液体。 –光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶液中的溶解特性改变。 正胶（曝光后可溶）：分辨率高，在超大规模集成电路工艺中，一般只采用正胶。 负胶（曝光后不可溶） ：分辨率差，适于加工线宽≥3?m的线条。 插图fig.4.6 亮场版和暗场版 曝光的几种方法 接触式光刻：分辨率较高，但是容易造成掩膜版和光刻胶膜的损伤。 接近式曝光：在硅片和掩膜版之间有一个很小的间隙(10～25mm)，可以大大减小掩膜版的损伤，分辨率较低。 投影式曝光：利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法，目前用的最多的曝光方式。（特征尺寸：0.25?m) 图形转移：刻蚀技术 湿法刻蚀：利用液态化学试剂或溶液通过化学反应进行刻蚀的方法。 湿法化学刻蚀在半导体工艺中有着广泛应用：磨片、抛光、清洗、腐蚀。 优点是选择性好、重复性好、生产效率高、设备简单、成本低。 缺点是钻蚀严重、对图形的控制性较差。 干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的。 溅射与离子束铣蚀：通过高能惰性气体离子的物理轰击作用刻蚀，各向异性性好，但选择性较差。 等离子刻蚀(Plasma Etching)：利用放电产生的游离基与材料发生化学反应，形成挥发物，实现刻蚀。选择性好、对衬底损伤较小，但各向异性较差。 反应离子刻蚀(Reactive Ion Etching，简称为RIE)：过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各向异性和选择性好的优点。目前，RIE已成为VLSI工艺中应用最广泛的主流刻蚀技术。 掺杂工艺（Doping） 掺杂：将需要的杂质掺入特定的半导体区域中，以达到改变半导体电学性质，形成PN结、电阻、欧姆接触。 掺入的杂质主要是： 磷(P)、砷(As) —— N型硅 硼(B) —— P型硅 掺杂工艺主要包括：扩散（diffusion)、离子注入(ion implantation)。 扩散 扩散由杂质、温度物质决定的扩散系数来决定。 替位式扩散：温度高，扩散系数低。 间隙式扩散：温度低，扩散系数高（比替位式扩散大6~7个数量级），必须严防间隙杂质进入扩散、氧化、退火系统。 选择性扩散：用氧化层作为杂质扩散的掩蔽层。 纵向扩散的同时，存在横向扩散。（0.8xj) 扩散方法主要有固态源扩散和液态源扩散。 两步扩散法：?事先进行预扩散（预淀积）， ?再扩散使扩散层推进到预期的深度（再扩散）。 扩散适于结较深（?0.3?m)、线条较粗（?3?m)器件。 插fig. 13, fig.14, fig2.8扩散方法。 离子注入：将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目(剂量)决定。 离子注入的深度由注入离子的能量和离子的质量决定，可以得到精确结深，尤其是浅结。 低温（?600 oC）、掺杂均匀性好、离子注入剂量可精确控制，重复性好、横向扩散比纵向扩散小得多。 可以注入各种各样的元素并可以对化合物半导体进行掺杂。 多数注入离子停留在与硅晶格位置不一致的位置上，不具有电活性，需要退火处理，激发电活性。 退火（Annealing） 退火：也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为退火。 –激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子，起到杂质的作用。 –消除损伤 退火方式： –炉退火 –快速退火：脉冲激光法、扫描电子束、连续波激光、非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、红外设备等)。 氧化（Oxidation） 氧化：制备SiO2层 SiO2是一种十分理想的电绝缘材料，它的化学性质非常稳定，室温下它只与氢氟酸发生化学反应 热氧化法 干氧氧化 水蒸汽氧化 湿氧氧化 干氧－湿氧－干氧(简称干湿干)氧化法 氢氧合成氧化 化学气相淀积法 溅射法 氧化硅层的主要作用 在MOS电路中作为MOS器件的绝缘栅介质，器件的组成部分。 扩散时的掩