ARM嵌入式软件开发---+-德霖技术学院资讯工程系-+.pptVIP

* 地址映象和變換方法－直接映象方式 這是最簡單也是最直接的方法。主存中一塊只能映象到cache中的一個特定的塊中 。 假設主存的塊號爲B，cache的塊號爲b，則他們之間的映象關係可以使用下面的公司表示 ： b ＝ B mode Cb 其中Cb爲cache的塊容量 高速緩衝區和寫緩衝區 * 地址映象和變換方法－組相聯映象方式 在這種方式下，把主存和cache按照同樣大小劃分成組，每個組都由相同的塊陣列成。這樣，主存的組數要比cache的組數多； 主存的組與cache的組之間採用直接映象的方式； 在兩個對應的組之間採用全相聯映象方式。 ? 高速緩衝區和寫緩衝區 * Cache的分類 統一/獨立的資料和指令cache 適應獨立的資料和指令cache，可以在同一個時鐘周期中讀取指令和資料，而不需要雙埠的cache。但這時需要保證指令和資料的一致性 。 寫回和寫通cache 寫回cache指執行寫操作時，被寫的資料只寫入cache，僅當cache需要被替換時才將資料寫入到實際的記憶體中； 寫通則是在指執行寫操作時，同時向cache和記憶體執行寫操作，從而保證資料的一致性 。 高速緩衝區和寫緩衝區 * Cache替換演算法 隨機替換演算法和輪轉法 隨機替換演算法通過一個亂數發生器産生亂數，用新塊將編號爲該亂數的塊進行替換。 輪轉法維護一個邏輯的計數器，利用該計數器依次選擇將要被替換出去的cache塊。 高速緩衝區和寫緩衝區 * 儲存系統的一致性問題 當引入cache機制後，同一位址的資料可能存在多個副本，分別保存在cache中、寫緩衝區中以及主存中 。 位址映射關係改變造成的不一致 ； 指令cache的資料一致性問題 ； DMA造成的不一致問題 ； 高速緩衝區和寫緩衝區 * Cache的編程介面 與cache和寫緩衝區相關的寄存器包括CP15中的寄存器C7、寄存器C9以及寄存器C1中的某些位。 MCR P15, 0, Rd, C1, CRm, Op2 MCR P15, 0, Rd, C7, CRm, Op2 MCR P15, 0, Rd, C9, c0, Op2 MRC P15, 0, Rd, C1, CRm, Op2 MRC P15, 0, Rd, C7, CRm, Op2 MRC P15, 0, Rd, C9, c0, Op2 高速緩衝區和寫緩衝區 * 快速上下文切換技術 快速上下文切換技術通過修改系統中不同進程的虛擬位址，避免在進行進程間切換時造成的虛擬位址到物理位址的重映射，從而提高系統的性能 。 快速上下文切換技術 * 快速上下文切換技術原理 （FCSE） 如果兩個進程佔用的虛擬位址空間有重疊，系統在這兩個進程之間進行切換時，必須進行虛擬位址到物理位址的重映射，包括重建TLB ，清除cache，整個工作需要帶來巨大的系統開銷。而快速上下文切換技術的引入避免了這種開銷 。 FCSE位於CPU和MMU之間，他的責任就是將不同進程使用的相同的虛擬位址映射爲不同的虛擬空間，使得在上下文切換時無需重建TLB等。 如果兩個進程使用了同樣的虛擬位址空間，則對CPU而言，兩個進程使用了同樣的虛擬位址空間，FCSE機構對各個進程的虛擬位址進行變換，這樣系統中除了CPU之外的部分看到的是經過上下文切換機構變換後的虛擬位址。 快速上下文切換技術 * 快速上下文切換技術原理 在ARM系統中，4G的虛擬位址空間被分成128個進程空間塊，每個空間塊中可以包含一個進程，該進程可以使用的虛擬位址空間爲0～0x01ff’ffff 。 編號爲I的進程空間塊中的進程實際使用的虛擬位址空間爲 ： （I*0x0200’0000）～（ I*0x0200’0000 +0x01ffffff） 快速上下文切換技術 选择=结果 汇报结束 谢谢观看！ 欢迎提出您的宝贵意见！ * * * SROM means ROM or SRAM type memory * 与MMU有关的寄存器包括 C1中的某些位、C2、C3、C4、C5、C6、C8、C10 嵌入式系统教案 祥寶科技股份有限公司 * * 提纲 1 3 2 4 ARM儲存系統概述 快速上下文切換技術 高速緩衝區和寫緩衝區 ARM記憶體管理單元 第五章 ARM儲存系統 * ARM儲存系統概述 與其他中低檔單片機不同，ARM處理器中一般都包含一個記憶體管理部件，用於對記憶體的管理 。 爲了適應不同的嵌入式應用， ARM儲存系統的體系結構存在很多差別。簡單的可以使用如單片機系統中使用的平板式地址映射機制即可；而一些複雜的系統中則可能包含多種技術來提供功能強大的儲存系統 。 ARM儲存系統概