《集成电路制造工艺和工程应用》第二章课件.pptx

应变硅技术：应变硅工艺技术的物理机理源漏区嵌入SiC应变技术源漏区嵌入SiGe应变技术接触刻蚀阻挡层应变技术电子电导有效质量在硅衬底材料中，硅具有多能谷的能带结构，沿100方向上其导带由六个简并能谷构成，这六个简并能谷分别有六个导带极值，并且导带底附近的等能面形状为旋转椭球面，其电子有效质量在旋转椭球等能面的不同方向上有所不同，沿椭圆短轴运动和长轴运动的有效质量分别为和。假设电场强度沿方向的迁移率，其余能谷中的电子，沿方向的迁移率。设电子的浓度为，则每个能谷单位体积中有n/6个电子，电流密度应是六个能谷中电子对电流的贡献的总和。硅的，，所以 ，是电子惯性质量。?? ? ?? 推到电导有效质量的示意图?电导迁移率 是电导有效质量。单轴张应力使导带分裂?当在[100]方向施加单轴张应力时，原有的六重简并的能谷（ Δ6）也会发生分裂，分裂为两组：a) 一组是向上移动的能量较高的二重简并能谷即次能谷（ Δ2）；b) 一组是向下移动的能量较低的四重简并能谷即主能谷（ Δ4）。c) 由于主能谷的能量较低，被电子占据的几率较大，对于沿[100]方向，其主能谷等能面的轴向垂直于[100]方向，电子的电导有效质量是，它比体硅的电子电导有效质量小，所以施加单轴张应力可以降低张应力方向的电子电导有效质量。声子散射几率当硅受到压应力时能谷分裂，Δ2能谷能量上升，而Δ4能谷能量下降，它们之间存在较大的能量差，从而减小了Δ2和Δ4能谷之间的声子散射几率，电子散射几率降低。Δ2和Δ4能带底部发生应变前和之后的能量示意图单轴压应力使价带分裂?硅材料的价带非常复杂，为了简单描述硅发生应变时的能带变化情况，利用抛物线表示重空穴带（HH），轻空穴带（LH）和自旋-轨道耦合能带。在硅中引入应力后，不仅使轻重空穴带发生劈裂，而且能带形状也会发生改变：施加单轴压应力时的能带图，重空穴带和轻空穴带发生分裂，轻空穴带上升，重空穴带下降，空穴首先占据轻空穴带，空穴平均电导有效质量降低，空穴的电导有效质量是。施加单轴张应力时的能带图，轻空穴带下降，重空穴带上升，空穴首先占据重空穴带，空穴平均电导有效质量升高，空穴的电导有效质量是。源漏区嵌入SiC应变技术源漏区嵌入SiC应变技术被广泛用于提高NMOS的速度，它是通过外延生长技术在源漏嵌入SiC材料，从而对沟道产生应力，从而降低电子的电导有效质量和散射几率。硅的晶格常数是5.431?，碳的晶格常数是3.57?，硅与碳的不匹配率是34.27%，从而使得SiC的晶格常数小于纯硅，并且碳的晶格常数远小于硅的晶格常数，SiC材料只需很少的碳原子就可得到很高的应力。源漏区嵌入SiC应变技术SiC材料外延生长工艺:选择性比较差，它在源漏凹槽衬底生长的同时，也会在氧化物等非单晶区域上生长，例如侧壁和STI上。可以通过CVD淀积和湿法刻蚀技术，进行多次淀积和多次刻蚀的方式完成外延生长SiC材料，因为利用CVD工艺可以在单晶硅衬底获得单晶态的SiC薄膜，而在氧化物等非单晶区域上得到非晶态的SiC薄膜，由于非晶态的薄膜SiC薄膜具有较高的刻蚀率，所以可以通过多次淀积和多次刻蚀循环在源漏单晶硅衬底上选择性生长出一定厚度的单晶态SiC薄膜。外延生长SiC的工艺选取形成侧墙和LDD结构的工艺为起点。通过LPCVD淀积一层的SiO2氧化层，作为SiC外延生长的阻挡层。通过光刻和刻蚀，去除NMOS区域的SiO2氧化层。选择性刻蚀硅衬底，在NMOS源漏形成凹槽。在NMOS源漏凹槽硅衬底上外延生长SiC应变材料。(c)(a)(d)(b)(e)源漏区嵌入SiGe应变技术源漏区嵌入SiGe应变材料可以提高PMOS的速度。 它是通过外延生长技术在源漏嵌入SiGe材料，从而对沟道产生单轴压应力，改变硅价带的能带结构，降低空穴的电导有效质量。硅的晶格常数是5.431?，锗的晶格常数是5.653?，硅与锗的不匹配率是4.09%，从而使得SiGe的晶格常数大于纯硅。源漏区嵌入SiGe应变技术SiGe材料外延技术生长:源漏嵌入SiGe工艺的硅源有SiCl4， SiHCl3， SiH2Cl3和SiH4，锗源有GeH4，源中的氯原子（或者HCl）可以提高原子的活性，硅源中的氯原子（或者HCl）的数目越多，选择性越好，这是因为氯可以抑制Si在气相中在掩膜层表面成核。外延生长SiGe的工艺利用LPCVD淀积一层的SiO2氧化层，作为SiGe外延生长的阻挡层。通过光刻和刻蚀，去除PMOS区域的SiO2氧化层。选择性刻蚀硅衬底，在PMOS源漏形成凹槽。通过外延技术，在PMOS源漏凹槽硅衬底选择性外延生长单晶态的SiGe薄膜，同时进行原子p型硼掺杂。（c）（a）（d）（b）接触刻蚀阻挡层应变技术接触孔刻蚀阻挡层应变技术（Contact Etch Stop Layer - CESL）是利用Si