低温共烧多层陶瓷电路设计规范43.pdf

中国电子科技集团公司第四十三研究所技术文件 低温共烧多层陶瓷电路设计规范 一、 介绍 本设计规范是根据LTCC生瓷带供应商提供的设计规范制定的，适用于军用及民用LTCC 电路模块、微波电路模块的基本设计。此文件所包含的信息，接受者没有四十三所的同意不 得向第三者提供。这份文件定义了标准的或最大的工艺叁数，在这份文件中的数据并不是 LTCC 的设计极限。为了提高电路的性能和降低成本以及工艺技术的提升会随时对本文件进 行修改。如： ●工艺技术的进化； ●新材料的发展； ●客户的新需要； ●来自客户经验的反馈； 根据特定的需要, 经技术人员认可也可以超越该规范的限制。请经常和连络我们的技术部 门，获取更多的信息和建议。 二、引用文件 本设计规范引用的文件：《混合微电子电路设计指南》；厚膜电路平面设计规范 。 三、 术语说明 后烧表面电阻 交错通孔 顶层 内埋电阻 内埋电容 内埋孔 内导带 导热孔 堆积孔 通孔间距 通孔直径 底层 四、 材料系统 ●目前生产线上使用的LTCC 材料组要有 DuPont 951 、HL2000 。 ●用于高频电路的低损耗微波LTCC 介质带材料：Ferro –A6 、DP943 。 导体材料根据客户需要采用金系统和混合系统（外层是可以焊接的Pd/Ag 导体及可丝焊 的金导体，内层是Ag 导体）。 LTCC 生瓷带介质材料特性见表 1 表 1、生瓷带介质材料数据 性质 DP951 DP943 Ferro –A6S/M 厚度 1) 951 C2 50 um 943C2 50 um 0.094 ㎜、0.187 ㎜ 951PT 114 um 943P5 127 um 951P2 165 um 943PX 254um 951PX 254um 烧结收缩率 12.7±0.3% 9.5 ±0.3% 15.5 ±0.3% （X 、Y ） 烧结收缩率 15±0.5% 10.3 ±0.5% 25 ±0.3% （Z ） 介电常数 7.8 （10MHz） 7.4(15G) 5.9 （10MHz） 介质损耗 0.2% （10MHz） 0.09% 0.15% （10MHz） 绝缘电阻 ＞1012 Ω（100VDC） 1012 Ω（100VDC） ＞1014 Ω（100VDC） 击穿电压 ＞1000V/25um 1000V/25um ＞1000V/25um 热导率 3W/mk 4.4W/mk 2W/mk 热胀系数 5.8ppm/K 6 ppm/K 7.8ppm/K 烧结密度 3.1g/㎝ 2 3.2g/㎝ 2 2.5g/㎝ 2 抗折强度 320MPa 230 MPa