cpld课程设计实验报告.docVIP

郑州交通职业学院 《CPLD/FPGA应用》课程设计报告 课程设计题目：基于FPGA用VHDL语言设计汽车尾灯 所属系别 电子信息工程系 专业班级 11大专电子信息工程技术1班 姓　　名 学　　号 指导教师 撰写日期 2012 年 6 月 基于FPGA用VHDL语言设计汽车尾灯 设计任务与要求 1.1．设计目的 假设汽车尾灯两侧各有3盏指示灯，设计其控制功能如下： 1.汽车正常行驶时指示灯都不亮； 2.汽车右转弯时，右侧一盏指示灯亮； 3.汽车左转弯时，左侧一盏指示灯亮； 4.汽车刹车时，左右两侧其中一盏指示灯亮； 5.汽车夜间行驶时，左右两侧的一盏指示灯同时亮，以供照明。 1.2.设计目的 图1.1顶层设计原理图 1.3? 功能要求 正常行驶时所有的灯都不亮，当汽车右转弯时，右侧灯RD1闪烁；左转弯，左侧灯LD1闪烁；刹车时，左侧灯LD2和右侧灯RD2同时亮；夜间行驶时，右侧RD3和左侧LD3同时亮；并不可能出现RD1 和LD1同时亮的情况. 3.1 汽车尾灯主控制模块 二、方案设计与论证 2.1功能要求 正常行驶时所有的灯都不亮，当汽车右转弯时，右侧灯RD1闪烁；左转弯，左侧灯LD1闪烁；刹车时，左侧灯LD2和右侧灯RD2同时亮；夜间行驶时，右侧RD3和左侧LD3同时亮；并不可能出现RD1 和LD1同时亮的情况. 方案一、应用VHDL进行自顶向下的设计，是采用可完全独立于目标器件芯片物理结构的硬件描述语言。就是使用VHDL模型在所有综合级别上对硬件设计进行说明、建模和仿真。： 方案二应用VHDL进行自顶向下的设计。设计程序，生成模块.建立实物模型用实物模型进行观测，看是否可以实现所要求的，是否达到目的。 综合以上两个方案第一个比较好，所以选择第一方案 三、VHDL程序、模块及仿真波形 3.编写应用程序并仿真 3.1.1汽车尾灯主控制模块 CTRL *数据入口： RIGHT：右转信号；LEFT：左转信号； BRAKE：刹车信号；NIGHT：夜间行驶信号； *数据出口： LP：左侧灯控制信号；RP：右侧灯控制信号；LR：错误控制信号；BRAKE_LED：刹车控制信号；NIGHT_LED：夜间行驶控制信号 *程序功能描述： 该段程序用于对汽车尾灯进行整体控制，当输入为左转信号时，输出左侧灯控制信号；当输入为右转信号时，输出右侧灯控制信号；当同时输入LEFT和RIGHT信号时，输出错误控制信号。当输入为刹车信号时，输出刹车控制信号；当输入为夜间行驶信号时，输出为夜间行驶控制信号。 *程序编辑： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY yys_37IS PORT(LEFT,RIGHT,BRAKE,NIGHT: IN STD_LOGIC; LP,RP,LR,BRAKE_LED,NIGHT_LED: OUT STD_LOGIC); END ENTITY yys_37; ARCHITECTURE ART OF djb_41 IS BEGIN NIGHT_LED=NIGHT; BRAKE_LED=BRAKE; PROCESS(LEFT,RIGHT) VARIABLE TEMP:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN TEMP:=LEFTRIGHT; CASE TEMP IS WHEN 00=LP=0;RP=0;LR=0; WHEN 01=LP=0;RP=1;LR=0; WHEN 10=LP=1;RP=0;LR=0; WHEN OTHERS=LP=0;RP=0;LR=1; END CASE; END PROCESS; END ARCHITECTURE ART;： 仿真波形图如下： \3.1.1生成模块 3.2时钟分频模块 SZ *数据输入： CLK：时钟输入信号； *数据输出： CP：尾灯闪烁触发信号； *程序功能描述： 本模块用于尾灯的闪烁控制，首先定义一个八位的标准逻辑位矢量数据类型，用于时钟上升沿的累加，将八位的标准逻辑位矢量数据的第五位作为尾灯闪烁触发信号输出。