《电子设计与制作》课程设计报告-数字钟的设计与制作..docVIP

岳阳职业技术学院电子工程系《电子设计与制作》课程设计报告 应用电子高职(3)08-1 PAGE PAGE 14 第 页 电子设计与制作课程设计报告 题 目： 数字钟的设计与制作 学 年：10学年 学 期：第二学期 专 业：应用电子 班 级：H09-1 组 别： 3 姓 名： 指导教师： 小组成员： 时 间：2010年11 岳阳职业技术学院电子工程系 电子设计与制作课程设计报告 一、设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法. 二、设计要求 （1）设计指标 时间以12小时为一个周期； 时间以12小时为一个周期显示时、分、秒； 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时； 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 （2）设计要求 画出电路原理图（或仿真电路图）； 元器件及参数选择； 电路仿真与调试； 实物图。 （3）制作要求 自行装配和调试，并能发现问题和解决问题。 （4）编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 三、原理框图 1．数字钟的构成 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 数字钟组成框图 2．晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过ＣＭＯＳ非门构成的电路，本次设计采用了后一种。数字如图（b）所示，由ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。 CMOS 晶体振荡器（仿真电路） 3．时间记数电路 一般采用10进制计数器如74HC290、74HC390、74LS390、74LS90等来实现时间计数单元的计数功能。本次设计中选择74LS390。如图所示： 由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。 CPA输入计数脉冲，由QA输出可产生二分频信号；由CPB输入计数脉冲，由QD输出可产生五分频信号；若在器件外部将QA与CPB相连，计数脉冲从CPA输入，即成为8421码十进制计数器，对应8421码的输出顺序是QDQCQBQA；若将QD与CPA相连，计数脉冲从CPB输入，便可成为5421码十进制计数器，它的输出顺序是QAQDQCQB。其功能真值表如表1—9—3所示。 采用整体反馈清零构成60进制计数器： (1)首先将每片74LS390连接成8421BCD码的10进制计数器，即两个Q0接 两个 CPB （3脚接4脚，13脚接12脚）用分别构成十进制计数器； (2)然后将低位片的进位信号1QD送给高位片的2CPA，从而串接成100进制计数器； (3)在此基础上，采用“整体反馈清零”或“整体反馈置数”方法构成小于100的任意进制计数器。 4．译码驱动及显示单元电路 选择74LS247作为显示译码电路；选择ＬＥＤ数码管作为显示单元电路。由74LS247把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的LED数码管是采用共阳的方法连接的。 计数器实现了对时间的累计并以8421BCD码的形式输送到74LS247芯片，再由247芯片把BCD码转变为十进制数码送到数码管中显示出来。 数字钟应具有分校正和时校正功能，因此，应截断分个