第7章 可编程逻辑器件及其应用.pptVIP

第7章 可编程逻辑器件及其应用 7.1 概 述 7.2 可编程逻辑器件的基本结构 7.3 可编程逻辑器件的开发软件MAXPLUSⅡ 7.4 可编程逻辑器件的设计 前面章节介绍的通用型中、小规模数字集成器件用来实现一个复杂的数字系统时，需要较多的集成电路芯片及芯片连线，且功耗大，体积大，可靠性差。可编程逻辑器件较好地解决了这些问题，其应用越来越广泛，并成为代表当今电子产品设计变革的主流器件。 本章首先介绍可编程逻辑器件概述和分类，以及可编程逻辑器件的基本结构，然后介绍ALTERA公司的可编程逻辑器件的开发软件MAXPLUSII、设计流程和应用实例。 7.1 概 述 数字系统的实现方法经历了由分立元件、SSI、MSI到LSI、VLSI以及UVISI的飞速发展过程。为了提高系统的可靠性与通用性，微处理器和专用集成电路(ASIC)逐渐取代了通用全硬件LSI电路。从逻辑功能的特点上可以将数字集成电路分为通用型或专用型两类。前面所介绍的中、小规模数字集成电路都属于通用型，具有很强的通用性。 从理论上讲，可以用这些通用型中、小规模数字集成电路组成任意复杂的数字系统。但是由于它们的逻辑功能比较简单，并且固定不变，要实现一个复杂的数字系统时，需要较多的集成电路芯片及芯片连线，且功耗大，体积大，可靠性差。为了提高电路的可靠性，减小体积和功耗，出现了专用集成电路(Application Specific Integrated Circuit，ASIC),它是为某种专门用途而设计的集成电路。使得设计或制造成本较高，而且设计和制造周期也较长。 可编程逻辑器件(PLD) 是20世纪70年代发展起来的新型逻辑器件，大致经历了从PROM、PLA、PAL、GAL、EPLD、FPGA、 CPLD的发展过程，在结构、工艺、集成度、功能、速度和灵活性方面都有很大的改进和提高。 它是作为一种通用型器件来生产的，然而它的逻辑功能又是由用户通过对器件编程来自行设定，可以实现在一片PLD芯片上数字系统的集成，而不必由芯片制造厂商去设计和制作专用集成芯片。PLD具有通用型器件批量大、成本低和专用型器件构成系统体积小，电路可靠的特点。可编程逻辑器件(PLD)被大量地应用在ASIC的制作中，尤其是FPGA/CPLD（现场可编程门阵列/复杂可编程逻辑器件）在EDA基础上的广泛应用， 从某种意义上来说，是新的数字系统运转的物理机制又将回到原来的纯数字电路结构，是一种高层次的循环。特别是软/硬IP核产业的迅猛发展，嵌入式通用与标准FPGA/CPLD器件的出现，片上系统（SystemonChip）已近在咫尺。以大规模可编程集成电路为物质基础的EDA技术将打破软硬件之间的设计界限，使硬件系统软件化，给电子设计的技术和在系统构成的整体上将发生质的飞跃。 可编程逻辑器件的出现，给数字系统的设计方法带来革命性的变化。使得电子系统的设计方法发生了质的变化。传统的“固定功能集成块+连线”的设计方法正逐步地退出历史舞台,而基于芯片的设计方法正在成为现代电子系统设计的主流。现在人们可以把数以亿计的晶体管，几万门、几十万门甚至几百万门的电路集成在一个芯片上。半导体集成电路也由早期的单元集成、部件电路集成发展到整机电路集成和系统电路集成。 电子系统的设计方法也由过去的那种的“Bottomup”（自底向上）设计方法改变为一种新的“Topdown”（自顶向下）设计方法。通过定义器件内部的逻辑和输入、输出引出端，将原来由电路的印刷线路板设计（PCB） 完成的大部分工作放在芯片设计中进行。减轻了电路图设计和印刷线路板设计的工作量和难度，并且改变了传统的数字系统设计方法，增强了设计的灵活性，提高了工作效率。 它是大规模集成电路技术与计算机辅助设计（CAD） 、计算机辅助生产（CAM） 和计算机辅助测试（CAT） 相结合的产物，是现代数字电子系统向超高集成度、超低功耗、超小型化和专用化方向发展的重要基础。 7.2 可编程逻辑器件的基本结构 可编程逻辑器件经历了PAL、GAL、CPLD和FPGA几个发展阶段。半导体工艺已经由微米发展到深亚微米，集成度由最初的几十门发展到现在的几十万门，甚至上百万门。与此同时，器件的速度指标也在飞速提高，FPGA的门延时已小于3ns，CPLD器件的系统工作速度已达到180MHz以上。COMS工艺在速度上超过双极型工艺，成为可编程逻辑集成电路的主要工艺手段。 7.2.1PLD的结构 PLD基本结构如图7.1所示，它由输入缓冲电路、与阵列、或阵列及输出缓冲电路等4部分组成。其中“与阵列”和“或阵列”是PLD器件的主体，逻辑函数靠它们实现；输入缓冲电路主要用来对输入信号进行预处理和提供足够的驱动能力。PLD输出方式有多种，可以由或阵列直接输出