时序逻辑电路图文.docVIP

东南大学电工电子实验中心 实验报告 课程名称：数字逻辑设计实践 第4次实验 实验名称：时序逻辑设计 院（ 系）：生物科学与医学工程学院 专 业：生物医学工程（7年制） 姓 名：吴华珍 学 号实 验 室：104 实验组别：无 同组人员：无 实验时间：2011年11月30日 评定成绩： 审阅老师： 一．实验目的 （1）掌握时序逻辑电路的一般设计过程； （2）掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求； （3）掌握时序逻辑电路的基本调试方法； （4）熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。 二．必做实验 （1）4.4节 实验：触发器设计时序逻辑电路 内容2．广告流水灯 题目：用触发器、组合函数器件和门电路设计一个广告流水等，该流水灯由8个LED组成，工作始终为1暗7亮，且这一暗灯循环右移。 A、 写出设计过程，画出设计过程中的电路图，按图连接电路。 分析题目可知，分别存在第一盏灯亮，第二盏灯亮等八种状态，用三位二进制将其编码，用000-111分别表示8中状态，在用3-8译码器译码。 根据分析，电路的状态转化表为： 当前状态 次态 Q2 Q1 Q0 Q2 Q1 Q0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 0 0 即为计时器。 异步触发： 同步触发： J0=K0=1 J1=K1=Q0 J2=K2=Q1Q0 B、 将单脉冲加到系统时钟端，静态验证实验电路。 观察：将单脉冲加到系统时钟端，每按一次单脉冲，熄灭的灯想右移一位。 C、 将TTL连续信号脉冲信号加到系统时钟端，用示波器观察并记录时钟脉冲CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。 内容3．智力竞赛抢答器 电路设计如下： 清零端： R0= R1= R2= 内容5．序列发生器 题目：用 触发器设计一个具有自启动功能的01011序列信号发生器。 A、 写出设计过程，画出电路逻辑图。 分析电路，电路一次输出10011，其状态转化表为： 顺序 Q2 Q1 Q0 Y 0 0 0 0 0 1 0 0 1 1 2 0 1 0 0 3 0 1 1 1 4 1 0 0 1 B、搭接电路，并用单脉冲静态验证实验结果。 加单个脉冲，电路一次输出01011； C、加入TTL连续脉冲，用示波器观察并记录时钟脉冲CLK、序列输出端的波形 （2）4.6节 实验：用时序功能块设计时序电路 内容1．简易数字钟 题目：设计一个只有小时和时钟功能的简易数字钟。输入时钟脉冲周期为1min，4位数码管用于显示，高两位显示小时（0-23），低两位显示分钟（0-59） A、 设计并搭接电路 B、 用逻辑分析仪分析输出波形； 内容2．序列发生器 题目:分别用MSI计数器和移位寄存器设计一个具有自启动功能的01001序列信号发生器。 （1）用MSI计数器设计： A、写出设计过程，画出电路逻辑图。 用MSI计数器与数据选择器设计。 状态表： A0 A1 A2 输出 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 电路图如下： B、连接电路，并用单脉冲静态验证实验结果。 连续加单脉冲，电路分别输出0，1，0，0，1； C、 用TTL连续脉冲，观察并记录CLK、序列输出端波形。 （2）用移位寄存器设计： 状态转移表： Q3 Q2 Q1 Q0 SR S1 有效状态 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 1 无效状态 0 0 1 1 1 1 0 1 0 1 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 SR： Q3Q2 Q1Q0 00 01 11 10 00 1 1 01 1 1 1 1 11 1 1 1 1 10 1 1 1 1 所以，SR= S1： Q3Q2 Q1Q0 00 01 11 10 00 1 01 1 1 1 11 1 1 1 1 10 1 1 1 1 所以，S1= 电路设计如下： B、连接电路，并用单脉冲静态验证实验结果。 连续加单脉冲，电路分别输出0，1，0，0，1； D、 用TTL连续脉冲，观察并记录CLK、序列输出端波形。